制造半导体装置的装置和方法及制造电子设备的方法制造方法及图纸

一种半导体制造装置，其包括：处理室，其用期望的化学液来处理晶片的被处理膜；膜厚度测量单元，其测量处理前的被处理膜的初始膜厚度和处理后的被处理膜的最终膜厚度；以及主体控制单元，其由初始膜厚度、最终膜厚度以及从初始膜厚度直到最终膜厚度所占用的化学液处理时间以计算出化学液的处理速度，以便由算出的处理速度计算出下一个待处理的晶片的化学液处理时间。根据本发明专利技术的实施方式，不管形成于基板上的被处理膜的初始膜厚度因每个基板而如何有差异，每个基板上的被处理膜的残余膜都可一致。

【技术实现步骤摘要】

本专利技术涉及一种将形成于基板上的膜处理至所期望的膜厚度的半导体制造装置以及一种制造半导体装置的方法。本专利技术还涉及一种电子设备的制造方法。
技术介绍
在制造半导体装置的过程中，存在利用湿法蚀刻将形成于基板上部的膜蚀刻处理至预定厚度的步骤。在湿法蚀刻的步骤中，在待被蚀刻处理的膜(下文中称为被处理膜) 的初始膜厚度因每个晶片而有差异的情况下，存在这样的问题，即当在相同条件下对所有晶片进行蚀刻处理时，被处理膜的最终膜厚度会存在差异。因此，过去的半导体制造装置实践中被应用为具有这样的功能，S卩，即使在被处理膜的初始膜厚度存在差异的情况下，仍可抑制蚀刻处理后的被处理膜的膜厚度的差异。例如，在日本未经审查的专利申请11-251288号公报中，提出了一种将被处理膜蚀刻至所期望的厚度并且同时进行原位(in-situ)膜测量的装置，以此作为能够将形成于基板上部的被处理膜湿法蚀刻至预定膜厚度的半导体制造装置。于是，在进行原位膜测量、即在蚀刻处理的同时进行膜厚度测量的湿法蚀刻的半导体制造装置中，因为只要在基板上不形成有布线等类似图形即可使膜厚度测量稳定，故可实现控制良好的蚀刻。然而，在对诸如器件晶片的具有复杂图形的基板进行处理的情况下，由于在膜厚度测量时受图形的影响，故难以进行稳定的膜厚度测量，且蚀刻的可控性变差。作为以良好的可控性对形成于基板上部的被处理膜进行湿法蚀刻的另一种半导体制造装置，有一种通过预先计算出与被处理膜的初始膜厚度的差异对应的处理时间而进行处理的半导体制造装置。于是，在通过预先计算出蚀刻处理时间的处理方法中，当使用蚀刻率不变的化学液时，可一致地实现被处理膜的最终膜厚度。然而，在使用蚀刻率由于蚀刻处理时化学液成分的消耗、等待处理时发生的化学液成分的挥发与降解而随时间变化的化学液的情况下，难以根据预定值而稳定地完成被处理膜。因此，即使在具有复杂图形的晶片的情况下，为了根据预定的膜厚度而以蚀刻后的被处理膜的膜厚度终止湿法蚀刻处理，必须为每个晶片改变处理时间。虽然以上说明了对被处理膜进行湿法蚀刻的情况，但该情况也类似于使用CMP技术而将被处理膜研磨至预定膜厚度的步骤。在CMP装置的情况中，当被处理膜的初始膜厚度因每个晶片而存在差异时，必须为每个晶片改变研磨处理时间，以便根据预定的膜厚度而终止研磨。为计算出每个晶片的研磨时间，期望将研磨率精确地反映于CMP装置。过去，如日本未经审查的专利申请2004-319574号公报和日本未经审查的专利申请11-186204号公报所示，提出了这样的技术，即对研磨时发生的研磨垫的磨损和研磨浆料的劣化进行假设。然而，由于在未进行研磨处理时、即在等待处理时发生的研磨垫的变化或浆料成分的挥发与降解所引起的随时间的变化，故难以根据预定值完成被处理膜。
技术实现思路
本专利技术期望提供一种半导体制造装置，该半导体制造装置不管形成于基板上的被处理膜的初始膜厚度因每个基板而有差异，该装置都可使每个基板上的被处理膜的残余膜一致。还期望提供一种制造半导体装置的方法以及一种使用所述半导体制造装置制造电子设备的方法。本专利技术的实施方式的半导体制造装置设有处理室、膜厚度测量单元以及主体控制单元。处理室用期望的化学液来处理晶片的被处理膜。膜厚度测量单元测量处理前的被处理膜的初始膜厚度和处理后的被处理膜的最终膜厚度。主体控制单元由初始膜厚度、最终膜厚度以及从初始膜厚度直到最终膜厚度所花费的化学液处理时间来计算出化学液的处 理速度，以便由算出的处理速度计算出下一个待处理的晶片的化学液处理时间。根据本专利技术的实施方式的半导体制造装置，由根据此前处理的晶片的初始膜厚度、最终膜厚度和化学液处理时间所算出的处理速度而计算出下一个待处理的晶片的化学液处理时间。因此，即使在因化学液的消耗引起的化学液成分的劣化而改变处理速度的情况下，处理速度的变化每次都可反映于下一晶片的化学液处理中。即使在被处理膜的膜厚度因每个晶片而有差异的情况下，这可实现在所有晶片中根据预定的膜厚度进行化学液处理。本专利技术的另一实施方式的半导体装置和电子设备的制造方法包括将具有被处理膜的晶片置于处理室中，并且测量处理前的被处理膜的初始膜厚度。所述制造方法还包括在期望的化学液处理时间内对晶片进行化学液处理，并且测量处理后的被处理膜的最终膜厚度。所述制造方法还包括由初始膜厚度、最终膜厚度以及从初始膜厚度直到最终膜厚度所花费的化学液处理时间来计算出用于化学液处理的化学液的处理速度，并且由算出的处理速度计算出下一个待处理的晶片的化学液处理时间。在本专利技术的另一实施方式的半导体装置和电子设备的制造方法中，对处理前的被处理膜的初始膜厚度和处理后的最终膜厚度进行测量，以便由初始膜厚度、最终膜厚度和化学液处理时间计算出化学液的处理速度。随后，可通过将化学液的处理速度用作下一个待处理的晶片的处理速度而计算出化学液处理时间。即使在被处理膜的膜厚度因每个晶片而有差异的情况下，这可实现在所有晶片中使得经化学液处理后的被处理膜的膜厚度一致。根据本专利技术的实施方式，不管形成于基板上的被处理膜的初始膜厚度因每个基板而如何有差异，每个基板上的被处理膜的残余膜都可一致。附图说明图I为本专利技术的实施方式的半导体制造装置的概略配置图；图2为表示本专利技术的实施方式的半导体装置的制造方法的流程图3A和图3B为在晶片上没有图形的情况和有图形的情况下的半导体装置的横截面图；图4为表示本专利技术的另一实施方式的半导体装置的制造方法的流程图；图5表示本专利技术的另一实施方式的半导体装置的制造方法所使用的化学液的蚀刻率相对于时间的变化率；并且图6表示在待处理晶片和下一个待处理的晶片之间存在等待时间的情况下的蚀刻率的变化率。具体实施例方式在半导体装置的制造过程中，当在晶片上对被处理膜进行化学液处理时，如上所述，在被处理膜的初始膜厚度因每个晶片而有差异的情况下，必须为每个晶片改变化学液处理时间，以便根据预定的膜厚度而终止化学液处理。然后，为计算每个晶片的化学液处理 时间，期望将处理速度(例如蚀刻率和研磨率)精确地反映于半导体制造装置。本专利技术人已关注到化学液的处理效率因化学液成分的消耗、挥发、降解等而随时间变化，以便找到将这种随时间的变化反映于化学液处理时间的半导体制造装置。即，本专利技术的实施方式的半导体制造装置配置有“用于反映处理速度因化学液成分的消耗而随时间变化的机构”以及“用于反映处理速度因等待处理时的化学液成分的挥发与降解而随时间变化的机构”。下面，参照图I 6说明本专利技术的实施方式的半导体制造装置、以及使用所述半导体制造装置制造半导体装置的方法和制造电子设备的方法的例子。以下列顺序说明本专利技术的实施方式。应当注意，本专利技术的实施方式不限于以下例子。I.实施方式反映出处理速度因化学液成分的消耗而随时间变化的半导体制造装置的例子1-1半导体制造装置1-2制造半导体装置的方法2.另一实施方式反映出处理速度因化学液成分的消耗而随时间变化以及处理速度因等待处理时的化学液成分的挥发与降解而随时间变化的半导体制造装置的例子〈I.实施方式〉[1-1半导体制造装置]图I表示本专利技术的实施方式的半导体制造装置I的配置图。在本实施方式中，将例如湿法蚀刻装置作为半导体制造装置I而进行说明，该湿法蚀刻装置使用化学液对半导体装置的所期望的膜进行蚀刻处理。本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.03.11 JP 2011-0547021.一种半导体制造装置，其包括 处理室，其用期望的化学液来处理晶片的被处理膜； 膜厚度测量单元，其用于测量处理前的所述被处理膜的初始膜厚度和处理后的所述被处理膜的最終膜厚度；以及 主体控制单元，其用于由所述初始膜厚度、所述最终膜厚度以及从所述初始膜厚度直到所述最终膜厚度所花费的化学液处理时间而计算出所述化学液的处理速度，以便由所述算出的处理速度计算出下ー个待处理的晶片的化学液处理时间。2.如权利要求I所述的半导体制造装置，其中， 所述主体控制单元中保持有表示所述化学液的所述处理速度相对于经历时间的变化率的变化曲线的数据，并且所述主体控制单元通过所述处理速度对应于所述处理室中待被化学液处理的晶片和下一个待处理的晶片之间的等待时间的所述变化率来计算校正后的处理速度，以便通过所述校正后的处理速度计算出所述下ー个待处理的晶片的所述化学液处理时间。3.如权利要求2所述的半导体制造装置，其中， 所述等待时间为第N块晶片的化学液处理和第(N+1)块晶片的化学液处理之间的时间，或者为第P组的化学液处理和第(P+1)组的化学液处理之间的时间，其中，N为自然数，P为自然数。4.如权利要求I至3之一所述的半导体制造装置，其中， 在所述膜厚度测量单元中，对所述晶片上部的多个点处的膜厚度进行测量，并且对所述多个膜厚度进行统计处理，从而计算出所述初始膜厚度和所述最终膜厚度。5.一种半导体装置的制造方法，该方法包括 将具有被处理膜的...

【专利技术属性】
技术研发人员：武谷佑花里，岩元勇人，萩本贤哉，本冈荣蔵，
申请(专利权)人：索尼公司，
类型：发明
国别省市：