包括电容器和双层金属接触的半导体器件及其制造方法技术

本发明专利技术公开一种包括电容器和双层金属接触的半导体器件及其制造方法。该方法包括：形成外围电路的外围晶体管的栅极；在第一层间绝缘层形成第一接触和第一外围电路布线层图案；形成第二接触和第二外围电路布线层图案；选择去除第二层间绝缘层在单元区域中的部分；形成覆盖第二外围电路布线层图案的模型层；形成贯通该模型层的存储节点；去除该模型层；形成覆盖存储节点的电介质层和板节点；形成第三层间绝缘层；以及形成贯通第三层间绝缘层的第三接触。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，更具体地，涉及一种包括电容器、双层外围电路布线和双层金属接触的半导体器件及其制造方法。
技术介绍
已经进行了许多努力来增加电容器的高度，以便在基板的有限区域中最大化电容器的电容特性，由此增加DRAM半导体器件的数据存储容量。DRAM的技术节点正随着设计规则的收缩而减小。因此，当传感数据(sensing data)存储在存储节点中时不仅非常难以确保存储电容(Cs)来保证传感余量(margin),而且也非常难以减小寄生位线电容(Cb)。 在32nm或更低的技术节点中，图案的尺寸迅速变小，因此实质上更难以利用传统使用的圆柱形存储节点。因此，已经进行了一些努力来显著增加电容器的高度以确保其电容特性。然而，随着电容器高度迅速增加，板节点(plate node)蚀刻后的台阶(step)高度也迅速增加，从而蚀刻工艺余量迅速变小。而且，在其中形成了诸如传感放大器(SA)的外围电路的外围区域中，互连外围电路的布线图案的节距快速减小，使得利用单一图案化来形成外围电路布线图案变得困难。因此，已经进行了许多努力来应用双图案化技术(DPT)。另外，随着电容器高度的增加，将外围电路布线或者板节点连接到金属线(Ml)的金属接触(MlC)的高度也随之增加。而且，金属接触的金属接触孔变得更深，因此金属接触孔之间桥接现象的出现增多。随着金属接触孔加深，相对于金属接触孔顶部的尺寸增加，金属接触孔之间的间隔余量逐渐变窄，并且在形成金属接触孔后的清洁工艺中残留的氧化物的量增加从而增大了孔的尺寸。随着金属接触孔尺寸变大，接触孔间桥接发生的更频繁。如果为了克服以上描述的缺点而增加金属接触孔之间的间隔，则由于间隔的增加以及金属接触孔尺寸的变大，外围区域的面积将增加。因此，整个器件芯片的尺寸变大，从而带来非期望的结果。
技术实现思路
本专利技术的实施例涉及一种包括电容器和金属接触的半导体器件及其制造方法，其中存储节点的闻度可增加以确保更闻的电容，并且可以有效地防止外围电路布线和外围电路金属接触中的缺陷发生。在一个实施例中，一种制造包括电容器和双层金属接触的半导体器件的方法包括以下步骤在单元区域和外围区域形成第二层间绝缘层；形成通过第二层间绝缘层在外围区域上的部分的第二接触；选择性去除第二层间绝缘层在单元区域上的部分，并保留第二层间绝缘层在外围区域上的部分；形成模型层，该模型层覆盖单元区域的被去除第二层间绝缘层的部分以及第二接触；形成通过模型层在单元区域中的部分的存储节点；选择性去除模型层以暴露存储节点；形成覆盖被暴露的存储节点的电介质层和板节点；形成覆盖板节点的第三层间绝缘层；以及形成通过第三层间绝缘层的第三接触，以便分别连接到板节点和第二接触。在另一实施例中，一种制造包括电容器和双层金属接触的半导体器件的方法包括以下步骤在包括单元区域和外围区域的半导体基板的外围区域形成外围电路的外围晶体管的栅极；形成覆盖栅极的第一层间绝缘层；形成第一接触和第一外围电路布线层图案，该第一接触和该第一外围电路布线层图案与栅极连接从而构成外围电路；形成覆盖第一外围电路布线层图案的第二层间绝缘层；形成第二接触和第二外围电路布线层图案，该第二接触和该第二外围电路布线层图案通过第二层间绝缘层从而构成外围电路；选择性去除第二层间绝缘层在单元区域上的部分而保留第二层间绝缘层在外围区域上的部分；形成模型层，该模型层覆盖半导体基板的被去除部分第二层间绝缘层的部分以及第二外围电路布线层图案；形成通过模型层在单元区域中的部分的存储节点；选择去除模型层以暴露存储节点；形成覆盖被暴露的存储节点的电介质层和板节点；形成覆盖板节点的第三层间绝缘层；以及形成通过第三层间绝缘层的第三接触，以便使该第三接触分别连接至板节点和第二外围电路布线层图案。在另一实施例中，外围电路可以包括传感放大器，其传感存储在存储节点中的数据。 制造半导体器件的方法的另一实施例还可以包括以下步骤形成位线，该位线通过第一层间绝缘层在单元区域上的部分绝缘；以及形成存储节点接触，该存储节点接触通过第一层间绝缘层，以分别连接至存储节点。在另一实施例中，形成位线的步骤可以包括以下步骤在第一层间绝缘层中形成镶嵌沟槽；以及形成填充该镶嵌沟槽的位线。在另一实施例中，形成第一外围电路布线层图案的步骤可以包括以下步骤获得外围电路的外围电路布线布局；从外围电路布线布局提取第一外围电路布线层图案的布局、第二接触的布局以及第二外围电路的布局；形成暴露栅极的第一接触孔，在第一层间绝缘层上形成填充第一接触孔的第一外围电路布线层；以及选择性蚀刻第一电路布线层，以具有与第一外围电路布线层图案的布局相应的构造，从而形成第一接触和第一外围电路布线层图案。在另一个实施例中，形成第二外围电路布线层图案的步骤可以包括以下步骤形成通过第二层间绝缘层的第二接触孔，以具有与第二接触的布局相应的构造；在第二层间绝缘层上形成填充第二接触孔的第二外围电路布线层；以及选择性蚀刻第二外围电路布线层，以便具有与第二外围电路布线层图案的布局相应的构造，从而形成第二接触和第二外围电路布线层图案。在另一个实施例中，选择去除第二层间绝缘层在单元区域上的部分的步骤可以包括以下步骤在第二层间绝缘层上形成暴露单元区域的掩模图案；以及选择性蚀刻第二层间绝缘层通过掩模图案暴露的部分。在另一个实施例中，该方法还包括步骤在模型层与剩余的第二层间绝缘层之间的界面处形成蚀刻停止，该蚀刻停止延伸以覆盖第二外围电路布线层图案，其中在去除模型层时蚀刻停止保护第二层间绝缘层。在另一实施例中，形成电介质层和板节点的步骤可以包括以下步骤形成用于电介质层和板节点的层，以延伸到去除模型层而暴露的蚀刻停止上；以及选择性蚀刻与第二层间绝缘层的剩余部分交叠的部分电介质层和板节点，从而图案化板节点，其中连接至板节点的第三接触设置在第二层间绝缘层的剩余部分上。在另一实施例中，该方法还包括在模型层上形成支撑层以支撑存储节点的步骤。在一个实施例中，一种半导体器件包括单元区域和外围区域；存储节点，形成在单元区域中；第二接触，形成在外围区域上且通过第二层间绝缘层；电介质层和板节点，覆盖存储节点，并且该电介质层的末端和该板节点的末端延伸到第二层间绝缘层上；第三层间绝缘层，覆盖板节点和第二层间绝缘层；以及第三接触，贯通第三层间绝缘层，以便分别连接至板节点在第二层间绝缘层上的部分以及第二接触。在另一实施例中，半导体器件可以包括半导体基板，包括单元区域和外围区域；外围晶体管和栅极，形成于半导体基板的外围区域以构成外围区域；第一层间绝缘层，形成为覆盖栅极；第一接触和第一外围电路布线层图案，形成在第一层间绝缘层在外围区域上的部分上，以连接至栅极并构成外围电路；第二层间绝缘层，形成在外围区域上，以覆盖第一外围电路布线层图案；第二接触和第二外围电路布线层图案，形成为贯通第二层间绝缘层，以便构成外围电路；存储节点，形成在第一层间绝缘层在单元区域中的部分上；电介质层和板节点，覆盖存储节点，且末端延伸到第二层间绝缘层上；第三层间绝缘层，覆盖板节点和第二层间绝缘层；以及第三接触，贯通第三层间绝缘层以分别连接至板节点在第二层间绝缘层上的部分以及第二外围电路布线层图案。在另一实施例中，外围电路可以包括传感放大器，其传感存储在存储节点中的数本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.02.14 KR 10-2011-00129001.一种制造包括电容器和双层金属接触的半导体器件的方法，所述方法包括 在单元区域和外围区域形成第二层间绝缘层； 形成贯通所述第二层间绝缘层在所述外围区域上的部分的第二接触； 选择性去除所述第二层间绝缘层在所述单元区域上的部分，并保留所述第二层间绝缘层在所述外围区域上的部分； 形成模型层，该模型层覆盖所述单元区域的被去除所述第二层间绝缘层的部分以及所述第二接触； 形成贯通所述模型层在所述单元区域中的部分的存储节点； 选择性去除所述模型层以暴露所述存储节点； 形成覆盖被暴露的所述存储节点的电介质层和板节点； 形成覆盖所述板节点的第三层间绝缘层；以及 形成贯通所述第三层间绝缘层的第三接触，以分别连接到所述板节点和所述第二接触。2.根据权利要求I所述的方法，还包括 在所述外围区域上形成外围电路的栅极； 形成覆盖所述栅极的第一层间绝缘层； 形成位线，该位线通过所述第一层间绝缘层在所述单元区域上的部分绝缘； 形成存储节点接触，该存储节点接触贯通所述第一层间绝缘层，以分别连接至所述存储节点；以及 在所述第一层间绝缘层的在所述外围区域上的部分形成第一接触，该第一接触将所述第二接触连接至所述栅极。3.根据权利要求I所述的方法，其中选择性去除所述第二层间绝缘层在所述单元区域上的部分包括 在所述第二层间绝缘层上形成用于暴露所述单元区域的掩模图案；以及 选择性蚀刻所述第二层间绝缘层通过所述掩模图案暴露的部分。4.根据权利要求I所述的方法，还包括 在所述模型层与剩余的所述第二层间绝缘层之间的界面处形成蚀刻停止，该蚀刻停止延伸以覆盖第二外围电路布线层图案，其中当去除所述模型层时所述蚀刻停止保护所述第二层间绝缘层。5.根据权利要求4所述的方法，其中形成所述电介质层和所述板节点包括 形成用于所述电介质层和所述板节点的层，以延伸到所述蚀刻停止上；以及 选择性蚀刻用于所述板节点和所述电介质层的与所述第二层间绝缘层的剩余部分交叠的部分，从而图案化所述板节点， 其中连接至所述板节点的所述第三接触设置在所述第二层间绝缘部分的剩余部分上。6.根据权利要求I所述的方法，还包括 在所述模型层上形成支撑所述存储节点的支撑层。7.—种制造包括电容器和双层金属接触的半导体器件的方法，所述方法包括 在包括单元区域和外围区域的半导体基板的外围区域上形成外围电路的外围晶体管的栅极；形成覆盖所述栅极的第一层间绝缘层； 形成第一接触和第一外围电路布线层图案，该第一接触和该第一外围电路布线层图案与所述栅极连接从而构成所述外围电路； 形成覆盖所述第一外围电路布线层图案的第二层间绝缘层； 形成第二接触和第二外围电路布线层图案，该第二接触和该第二外围电路布线层图案贯通所述第二层间绝缘层从而构成所述外围电路； 选择性去除所述第二层间绝缘层在所述单元区域上的部分而保留所述第二层间绝缘层在所述外围区域上的部分； 形成模型层，该模型层覆盖所述半导体基板的被去除部分所述第二层间绝缘层的部分以及所述第二外围电路布线层图案； 形成贯通所述模型层在所述单元区域中的部分的存储节点； 选择去除所述模型层以暴露所述存储节点； 形成覆盖被暴露的所述存储节点的电介质层和板节点； 形成覆盖所述板节点的第三层间绝缘层；以及 形成贯通所述第三层间绝缘层的第三接触，以使该第三接触分别连接至所述板节点和所述第二外围电路布线层图案。8.根据权利要求7所述的方法，其中所述外围电路包括传感放大器，该传感放大器传感存储在存储节点中的数据。9.根据权利要求7所述的方法，还包括 形成位线，该位线通过所述第一层间绝缘层在所述单元区域上的部分而绝缘；以及形成存储节点接触，该存储节点接触贯通所述第一层间绝缘层以分别连接至所述存储节点。10.根据权利要求9所述的方法，其中形成所述位线包括 在所述第一层间绝缘层中形成镶嵌沟槽；以及 填充所述镶嵌沟槽形成所述位线。11.根据权利要求7所述的方法，其中形成所述第一外围电路布线层图案包括 获得外围电路的外围电路布线布局； 从所述外围电路布线布局提取所述第一外围电路布线层图案的布局、所述第二接触的布局以及所述第二外围电路的布局； 形成暴露所述栅极的第一接触孔，在所述第一层间绝缘层上形成填充所述第一接触孔的所述第一外围电路布线层；以及 选择性蚀刻所述第一电路布线层，以具有与所述第一外围电路布线层图案的布局相应的构造，从而形成所述第一接触和所述第一外围电路布线层图案。12.根据权利要求...

【专利技术属性】
技术研发人员：姜春守，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：