本发明专利技术涉及底栅型薄膜晶体管、其制造方法及显示装置。提供一种底栅型薄膜晶体管的制造方法，其包括：在衬底上形成栅电极；形成第一绝缘膜和氧化物半导体层；对所述第一绝缘膜和所述氧化物半导体层进行构图；在包含氧化气体的气氛中形成第二绝缘膜；以及对所述第二绝缘膜进行构图，以覆盖所述氧化物半导体层的沟道区域的至少一部分。
【技术实现步骤摘要】
本专利技术涉及底栅型薄膜晶体管、其制造方法、以及诸如显示装置的电光装置。更具体而言，本专利技术涉及设置有绝缘膜作为蚀刻阻止体(stopper)的底栅型薄膜晶体管、其制造方法以及显示装置。
技术介绍
近年来，使用含有ZnO作为主要成分的透明导电氧化物多晶薄膜作为沟道层的薄膜晶体管(TFT)已被积极开发(参见日本专利申请公开No. 2002-76356)。薄膜可以在低温下形成，并且对可见光是透明的，因此能够在诸如塑料板或膜的衬底上形成柔性透明TFT。此外，公开了具有使用ZnO等的透明半导体的薄膜晶体管形成矩阵显示装置(美国专利 No. 6563174)。在美国专利No. 6563174中，公开了可通过干蚀刻形成氧化物半导体上的源电极和漏电极。根据Nature，488，432 (2004)中的文章，公开了使用含有铟、镓、锌和氧的透明非晶氧化物半导体膜(a-IGZO)作为TFT的沟道层的技术。此夕卜，描述了可在室温下在诸如聚对苯二甲酸乙二酯(polyethyleneterephthalate) (PET)膜的衬底上形成具有6 QcmiW1的令人满意的场效应迁移率的柔性透明TFT。此外，在February 2006 NIKKEI MICRODEVICES的第74页的表2中，描述了操作被识别为柔性电子纸，所述柔性电子纸使用其中a-IGZO被用作TFT的沟道层的薄膜晶体管。此外，作为在半导体层上形成源电极/漏电极的方法，公开了一种结构，其中，在底栅型薄膜TFT中在半导体层上设置蚀刻阻止体层，以降低源电极和漏电极之间的泄漏电流(美国专利No. 5403755)。美国专利No. 6563174公开了，在具有其主要成分为ZnO的透明氧化物半导体的底栅型薄膜TFT中，可通过干蚀刻形成氧化物半导体上的源电极和漏电极。美国专利No. 6563174还描述了，通过等离子体CVD (P-CVD)方法将保护膜形成为氮化硅薄膜，在实践上，所述保护膜在底栅型薄膜TFT中是必要的。在除美国专利No. 6563174以外的所有相关技术中，通过剥离技术形成源电极和漏电极。在剥离中，出现问题，诸如剥离的电极膜的粒子的重新附着，因此难以以高产量制造大面积TFT。因为即使电极材料是金属或透明氧化物导体，其主要成分为ZnO的氧化物半导体也易受酸的影响并且蚀刻速度高，所以在设计TFT时难以通过使用酸的湿蚀刻形成源电极和漏电极。实际上，仅通过干蚀刻处理形成源电极和漏电极。然而，在其主要成分为ZnO的氧化物半导体中，易于出现氧空位(vacancy)并且易于产生许多的载流子电子，因而氧化物半导体层可能在蚀刻源电极和漏电极的处理中被损伤。还存在为了减少由蚀刻导致的对半导体层的损伤而设置保护层作为蚀刻阻止体层的方法，但是，即使形成这样的保护膜，氧化物半导体层也受损并且关(OFF)电流变得较大。因而，存在难以稳定地实现具有令人满意的开/关比的TFT特性的问题。
技术实现思路
因此，本专利技术的一个目的是，通过在使用氧化物半导体的底栅型薄膜晶体管中进行蚀刻而实现源电极和漏电极的形成，以由此实现大规模生产性优异的工艺。本专利技术的另一个目的是，提供具有关电流被最小化的令人满意的晶体管特性的薄膜晶体管。为了解决上述的问题，本专利技术提供一种底栅型薄膜晶体管，该底栅型薄膜晶体管在衬底上包含栅电极；作为栅极绝缘膜的第一绝缘膜；作为沟道层的氧化物半导体层；作为保护层的第二绝缘膜；源电极；和漏电极，其中氧化物半导体层包含氧化物，所述氧化物包括选自由In、Zn和Sn构成的组的至少一种；并且，第二绝缘膜包含被形成为与氧化物半导体层接触的非晶氧化物绝缘体，并且在其中包含3. 8X IO19分子/cm3或更多的脱附(desorbed)气体,所述脱附气体通过温度编程脱附质谱分析(temperature programmeddesorption massspectrometry)被观察为氧。温度编程脱附质谱分析(TPD)也被已知为热脱附谱分析(thermal desorption spectroscopy) (TDS)。此外，本专利技术提供一种底栅型薄膜晶体管的制造方法，该底栅型薄膜晶体管在衬底上包含栅电极、作为栅极绝缘膜的第一绝缘膜、作为沟道层的氧化物半导体层、作为保护层的第二绝缘膜、源电极和漏电极，该方法包括在衬底上形成栅电极；依次形成第一绝缘膜和氧化物半导体层；对第一绝缘膜和氧化物半导体层进行构图(pattern);在包含氧化气体的气氛中形成第二绝缘膜；对第二绝缘膜进行构图以覆盖氧化物半导体层的沟道区域(沟道区域的至少一部分)；形成源电极和漏电极；以及使用第二绝缘膜作为蚀刻阻止体对源电极和漏电极进行构图。根据本专利技术，可通过蚀刻形成源电极和漏电极，这使得能够提供这样的薄膜晶体管，所述薄膜晶体管的大规模生产性优异，并且具有必定具有最小化的关电流这样的晶体管特性。从参照附图对示例性实施例的以下描述，本专利技术的进一步的特征将变得明显。附图说明图I是示出具有用作蚀刻阻止体的第二绝缘膜的反交错型TFT的结构的视图。图2是示出使用低电阻η型硅衬底上的热氧化物膜硅栅极绝缘膜的反交错型TFT的结构的视图。图3是示出当制造图2所示的反交错型TFT时的典型电流_电压特性的曲线图。图4是示出通过温度编程脱附质谱分析所测量的第二绝缘膜的氧脱附数据的例子的曲线图。图 5是示出通过温度编程脱附质谱分析所测量的从非晶SiOx脱附的氧量和作为形成气氛的Ar中所含有的O2气的浓度之间的关系的曲线图。图6是作为本专利技术实施例的显示装置的例子的截面图。图7是作为本专利技术实施例的另一显示装置的例子的截面图。图8是示出其中二维地(以二维状态)布置包括有机EL器件和薄膜晶体管的像素的显示装置的结构的视图。图9是示出反交错(底栅)型MISFET器件中Vm和氧化物半导体的电导率之间的关系的曲线图。图10是示出当制造9个具有图2所示结构的TFT并测量它们的TFT特性时的所述9个TFT的传输特性的曲线图。图11是示出具有保护膜的反交错型TFT的结构的视图。图12是示出当制造9个具有图11所示结构的TFT并且测量它们的TFT特性时的所述9个TFT的传输特性的曲线图。具体实施例方式以下参照附图描述本专利技术的最佳实施方式。在本实施例的薄膜晶体管(TFT)中，使用非晶SiCUt为栅极绝缘膜材料。还可以通过溅射形成作为非晶氧化物绝缘体的Al2O3和a-SiOxNy。优选使用ZnO或包含In、Zn和O的氧化物半导体作为薄膜晶体管的沟道层。沟道层包含In、Zn、0，此外，包含Ga、Al、Fe、Sn、Mg、Ca、Si和Ge中的至少一种。此外，优选使用其电导率在大于等于10_3S/cm和小于等于10_7S/cm之间的非晶氧化物。图I是作为薄膜晶体管的例子示出其中保护膜用作蚀刻阻止体的底栅结构的结构的截面图。在衬底I上设置栅电极2，并且，进一步在其上面设置第一绝缘膜3、作为沟道层的氧化物半导体层4、第二绝缘膜5、源电极6和漏电极7。当使用包含In、Zn和O的非晶氧化物作为氧化物半导体层4时，可以在室温下制造它，因而，如果通过溅射形成绝缘膜，那么可以在室温下执行所有的成膜处理。并且，作为衬底，可以使用塑料衬底、塑料膜等。对氧化物半导体层4进行构图以形成沟道区域。在那之后，在包含本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：林享，加地信幸，薮田久人，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。