相变存储单元及其制作方法技术

本发明专利技术提供一种相变存储单元及其制作方法，所述相变存储单元除半导体衬底、第一电极层、相变材料层、第二电极层和引出电极之外，还包括用于避免所述相变材料层在化学机械抛光工艺中过度腐蚀的高阻材料层，所述高阻材料层的阻值至少为所述相变材料层的阻值的十倍及以上，可以避免相变材料层在化学机械抛光工艺中过度腐蚀的现象，提高相变存储单元的存储性能和成品率。

【技术实现步骤摘要】

本专利技术涉及一种相变存储技术，特别地，涉及一种引入高阻材料的。
技术介绍
相变存储器(PC-RAM)是近年来兴起的一种非挥发半导体存储器，其是基于Ovshinsky 在 20 世纪 60 年代末(Phys. Rev. Lett.，21，1450 1453，1968) 70 年代初(App 1.Phys. Lett.，18,254 257，1971)提出的相变薄膜可以应用于相变存储介质的构想建立起来的，是一种价格便宜、性能稳定的存储器件。相变存储器可以做在硅晶片衬底上，其关键材料是可记录的相变薄膜、加热电极材料、绝热材料和引出电极材料等。相变存储器的基本原理是利用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，可以实现信息的写入、擦除和读出操作。与目前已有的多种半导体存储技术相比，相变存储器具有低功耗，高密度、抗辐照、非易失性、高速读取、循环寿命长(> IO13次)、器件尺寸可缩性(纳米级)，耐高低温(_55°C至125°C )、抗振动、抗电子干扰和制造工艺简单(能和现有的集成电路工艺相匹配)等优点，是目前被工业界广泛看好的下一代存储器中最有力的竞争者，拥有广阔的市场前旦ο存储器的研究一直朝着高速、高密度、低功耗、高可靠性的方向发展。目前世界上从事相变存储器研发工作的机构大多数是半导体行业的大公司，他们关注的焦点都集中在如何尽快实现相变存储器的商业化上，在相变存储器制作过程中涉及的相变材料加工工艺主要有两种，一种是刻蚀方法，另一种是化学机械抛光方法。在采用化学机械抛光方法过程中，由于电化学腐蚀的存在，使得相变材料在加工过程中被过度腐蚀去除(相变材料层变得很薄，如图1所示，圆圈中的即为相变材料层)，甚至被完全腐蚀去除干净，如此，使得造成相变材料的相变性能变劣，造成相变存储器的性能(信息的写入、擦除和读出操作)下降，甚至是完全失效。究其原因，主要是因器件形成的回路加剧了电化学腐蚀的程度，并且形成的回路电阻越低，电化学腐蚀程度越大。
技术实现思路
本专利技术的目的在于提供一种，用于解决现有技术中相变存储单元中的相变材料在化学机械抛光中被过度腐蚀而造成相变存储单元性能降低甚至失效的问题。本专利技术提供一种相变存储单元，包括半导体衬底、依序位于所述半导体衬底上的第一电极层、相变材料层和第二电极层、位于所述半导体衬底上的引出电极、以及用于避免所述相变材料层在化学机械抛光工艺中过度腐蚀的高阻材料层，所述高阻材料层的阻值至少为所述相变材料层的阻值的十倍及以上。可选地，所述高阻材料层位于所述第一电极层和所述相变材料层之间或者位于所述第一电极层的引出电极之上。可选地，所述高阻材料层的制作材料包含第四主族、第五主族和第六主族元素的单质、合金、氧化物、氮化物、碳化物、氮氧化物中的任一种。可选地，所述高阻材料层的厚度范围为1纳米至50纳米。本专利技术另提供一种相变存储单元的制作方法，包括提供半导体衬底，在所述半导体衬底上形成第一电极层以及引出电极；在所述第一电极层上形成相变材料层，在所述引出电极上形成高阻材料层，所述高阻材料层的阻值至少为所述相变材料层的阻值的十倍及以上；减薄所述相变材料层，并去除所述引出电极上的高阻材料层；在所述相变材料层上形成第二电极层；将所述第一、第二电极层通过所述引出电极与控制开关、驱动电路及外围电路集成，制作出相变存储单元。可选地，所述高阻材料层的制作材料包含第四主族、第五主族和第六主族元素的单质、合金、氧化物、氮化物、碳化物、氮氧化物中的任一种。可选地，所述高阻材料层的厚度范围为10纳米至50纳米。本专利技术再提供一种相变存储单元的制作方法，包括提供半导体衬底，在所述半导体衬底上形成第一电极层以及引出电极；在所述第一电极层上形成高阻材料层；在所述高阻材料层上形成相变材料层并作减薄处理；所述高阻材料层的阻值至少为所述相变材料层的阻值的十倍及以上；在所述相变材料层上形成第二电极层；将所述第一、第二电极层通过所述引出电极与控制开关、驱动电路及外围电路集成，制作出相变存储单元。可选地，所述高阻材料层的制作材料包含第四主族、第五主族和第六主族元素的单质、合金、氧化物、氮化物、碳化物、氮氧化物中的任一种。可选地，所述高阻材料层的厚度范围为1纳米至10纳米。相较于现有技术，本专利技术的提供的相变存储单元，额外增加了至少为所述相变材料层的阻值的十倍及以上的高阻材料层，可以避免相变材料层在化学机械抛光工艺中过度腐蚀的现象，提高相变存储单元的存储性能和成品率。附图说明图1显示了在现有技术中相变存储器因电化学腐蚀导致相变材料被过度减薄后的局部剖面图；图2显示了本专利技术提供的相变存储单元的制作方法在第一实施例中的流程示意图；图3至图7为根据图2流程制作相变存储单元的结构示意图；图8显示了本专利技术制作的相变存储单元经化学机械抛光后仍能保持结构完整性的局部剖面图；图9显示了本专利技术提供的相变存储单元的制作方法在第二实施例中的流程示意图；图10至图14为根据图9流程制作相变存储单元的结构示意图。具体实施例方式本专利技术的专利技术人发现在现有相变存储器件采用化学机械抛光方法过程中，因器件形成的回路加剧了电化学腐蚀的程度，并且形成的回路电阻越低，电化学腐蚀程度越大，如此使得其中的相变材料出现过度腐蚀并造成存储器件功能失效的问题。因此，本专利技术的专利技术人对现有技术进行了改进，提出了一种新型的相变存储单元，所述相变存储单元包括有用于避免所述相变材料层在化学机械抛光工艺中过度腐蚀的高阻材料层。所述高阻材料层的阻值至少为所述相变材料层的阻值的十倍及以上，可以克服相变材料在化学机械抛光过程中被电化学腐蚀去除的现象，进而提高了相变存储单元的成品率。下面通过具体实施例进一步说明本专利技术的实质性特点，但是本专利技术绝非仅限于实施例，也即所述的实施例绝非限制本专利技术。第一实施例请参阅图2，其显示了本专利技术提供的相变存储单元的制作方法在第一实施例中的流程示意图。如图2所示，所述制作方法包括如下步骤S10，提供半导体衬底，在所述半导体衬底上形成第一电极层以及引出电极；S12，在所述第一电极层上形成相变材料层以及在所述引出电极上形成高阻材料层；S14，减薄所述相变材料层，并去除所述引出电极上的高阻材料层；S16，在所述相变材料层上形成第二电极层；S18，将所述第一、第二电极层通过所述引出电极与控制开关、驱动电路及外围电路集成，制作出相变存储单元。下面结合附图对本专利技术的内容进行详细说明。首先执行步骤S10，提供半导体衬底100，在半导体衬底100上形成第一电极层101以及引出电极105，形成如图3所示的结构。其中，所述半导体衬底100为形成有半导体器件的硅、形成有半导体器件的绝缘体上硅(SOI)、或者为形成有半导体器件的II-VI或者III-V族化合物半导体。第一电极层101即作为下电极，其形成的方法可以是溅射法、蒸发法、化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)、金属化合物气相沉积法(MOCVD)、分子束外延法(MBE)、原子气相沉积法(AVD)或原子层沉积法(ALD)中的任一种。第一电极层101的制作材料为单金属材料，例如钨(W)、钼(Pt)、金(Au)、钛(Ti)本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：刘波，宋志棠，张挺，李莹，钟旻，封松林，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：