数据写入与读取方法、存储器控制器与存储器储存装置制造方法及图纸

本发明专利技术提供一种数据写入与读取方法、存储器控制器与存储器储存装置该方法包括压缩原始数据以产生第一数据并且判断第一数据的数据长度是否小于预设长度。本方法还包括当第一数据的数据长度不小于预设长度时，输出此第一数据作为压缩数据。本方法还包括产生对应此压缩数据的错误校正码，根据此压缩数据与此错误校正码来产生错误校正码框并且将此错误校正码框写入至可擦除非易失性存储器模组中。基此，当从可擦除非易失性存储器模组中读取对应此写入数据的数据时，可有效地根据对应的此错误校正码来校正此所读取的数据中的错误位元并且还原为原始数据。

【技术实现步骤摘要】

本专利技术是涉及ー种用于可擦除非易失性存储器模组的数据写入与读取方法以及使用此方法的存储器控制器与存储器储存装置，其能够在现有错误校正电路下校正更多个错误位元。
技术介绍
数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速増加。由于可擦除非易失性存储器(rewritable non-volatile memory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记型电脑。固态硬盘就是ー种以快速存储器作为储存媒体的储存装置。因此，近年快速存储器产业成为电子产业中相当热门的ー环。由于储存在快速存储器的数据可能会因各种因素(例如，存储器単元的漏电、程序化失败、损毁等)而产生错误位元，因此，在存储器储存系统中一般会配置错误校正电路 (Error Correcting Circuit)并为所储存的数据产生错误校正码以确保数据的正确性。具体来说，当与快速存储器储存装置连接的电脑主机传送欲写入的数据至快速存储器储存装置吋，快速存储器储存装置中的错误校正电路会对应的产生ー错误校正码 (Error Correcting Code)并且快速存储器储存装置中的控制电路会将欲写入的数据与所产生的错误校正码写入至快速存储器储存装置的快速存储器中。之后，当电脑主机欲从快速存储器储存装置中读取此数据时，控制电路会从快速存储器中读取此数据及对应的错误校正码并且由错误校正电路依据此数据及对应的错误校正码执行ー错误校正程序以确保数据的正确性。图1是写入至快速存储器储存装置与从快速存储器储存装置中读取的数据的数据结构示意图。请參照图1，在写入程序中，原始数据OD与对应此原始数据OD的错误校正码EC被写入至快速存储器储存装置中，并且之后，当从快速存储器储存装置读取原始数据OD时错误校正码EC会一井被读取以对所读取的原始数据OD进行错误校正程序。例如，当数据正确时，控制电路会将所读取的数据传送给电脑主机；当数据存有错误位元EB吋，错误校正电路所执行的错误校正程序会尝试将此些错误位元EB更正，其中若错误位元EB的数目是在可被校正的范围内时，则错误位元EB会被校正并且控制电路会将已校正的正确数据传送给电脑主机，反之，若错误位元EB的数目超过可校正的范围时，则控制电路会告知电脑主机此数据已遗失。基此，如何能够校正更多个错误位元是此领域技术人员所致力的目标。
技术实现思路
本专利技术提供一种数据写入与读取方法，其能够校正更多错误位元，以确保数据的正确性。本专利技术提供一种存储器控制器，其能够校正更多错误位元。本专利技术提供一种存储器储存装置，其具有较高的可靠度，以避免所储存的数据遗失。本专利技术范例实施例提出一种数据写入方法，用于将ー数据写入至可擦除非易失性存储器模组。本数据写入方法包括压缩此数据以产生第一数据并且判断第一数据的数据长度是否小于预设长度。本数据写入方法还包括，当第一数据的数据长度不小于预设长度吋， 输出此第一数据作为压缩数据。本数据写入方法还包括产生对应此压缩数据的错误校正码，根据此压缩数据与此错误校正码以产生错误校正码框并且将此错误校正码框写入至可擦除非易失性存储器模组中。在本专利技术的一实施例中，上述的根据压缩数据与错误校正码产生错误校正码框的步骤包括合并上述压缩数据、一预设整垫数据与上述错误校正码以产生此错误校正码框。在本专利技术的一实施例中，上述的压缩数据以产生压缩数据的步骤还包括当第一数据的长度小于预设长度吋，使用至少ー填塞位元填补上述第一数据以产生一第二数据并且将此第二数据作为上述压缩数据，其中第二数据的长度等于预设长度。在本专利技术的一实施例中，上述的数据写入方法还包括接收另ー数据；压缩此另一数据并且产生对应此另一数据的另ー压缩数据；产生对应此另ー压缩数据的另ー错误校正码；根据此另ー压缩数据与另ー错误校正码产生另ー错误校正码框；以及将上述错误校正码框与此另ー错误校正码框写入至可擦除非易失性存储器模组的多个实体页面之中的同一个实体页面中。本专利技术范例实施例提出ー种数据读取方法，用于从可擦除非易失性存储器模组中读取ー数据。本数据读取方法包括从可擦除非易失性存储器模组中读取ー错误校正码框并且根据预设整垫数据从错误校正码框中获取一未校正数据与ー错误校正码。本数据读取方法还包括依据此错误校正码校正此未校正数据以产生已校正数据，解压缩此已校正数据的至少一部分来获取ー解压缩数据并且将此解压缩数据输出作为所读取的数据。在本专利技术的一实施例中，上述的解压缩已校正数据的至少一部分以获取解压缩数据的步骤包括判断此已校正数据是否包含填塞位元；以及当此已校正数据未包含填塞位元吋，解压缩整个已校正数据以获取上述解压缩数据。在本专利技术的一实施例中，上述的解压缩已校正数据的至少一部分以获取解压缩数据的步骤还包括当已校正数据包含填塞位元吋，将此填塞位元从已校正数据中删除以产生一第三数据，解压缩此第三数据以获取上述解压缩数据。本专利技术范例实施例提出一种存储器控制器，用于将来自于主机系统的ー数据写入至可擦除非易失性存储器模组。本存储器控制器包括主机接ロ、存储器接ロ、存储器管理电路、错误校正电路以及数据压缩/解压缩电路。主机接ロ用以耦接至主机系统，存储器接ロ 用以耦接至可擦除非易失性存储器模组，并且存储器管理电路，耦接至主机接ロ与存储器接ロ并且用以通过主机接ロ接收此数据。错误校正电路以及数据压缩/解压缩电路耦接至存储器管理电路。数据压縮/解压缩电路用以压缩此数据以产生第一数据。数据压縮/解压缩电路判断此第一数据的数据长度是否小于预设长度，并且当此第一数据的数据长度不小于预设长度吋，数据压縮/解压缩电路输出此第一数据作为压缩数据。错误校正电路用以产生对应此压缩数据的ー错误校正码。存储器管理电路用以根据压缩数据与错误校正码以产生ー错误校正码框并且将此错误校正码框写入至可擦除非易失性存储器模组中。在本专利技术的一实施例中，上述的存储器管理电路合并上述压缩数据、上述错误校正码与ー预设整垫数据来产生上述错误校正码框。在本专利技术的一实施例中，上述的可擦除非易失性存储器模组具有多个实体页面， 其中上述存储器管理电路还用以从主机系统接收另ー数据。上述数据压縮/解压缩电路还用以压缩此另ー数据并且产生对应此另一数据的另ー压缩数据。上述错误校正电路还用以产生对应此另一压缩数据的另ー错误校正码。上述存储器管理电路根据此另ー压缩数据与此另ー错误校正码产生另ー错误校正码框，并且将上述错误校正码框与另ー错误校正码框写入至此些实体页面之中的同一个实体页面中。在本专利技术的一实施例中，当第一数据的长度小于预设长度吋，数据压縮/解压缩电路使用填塞位元填补上述第一数据以产生一第二数据并且将此第二数据作为上述压缩数据，其中第二数据的长度等于预设长度。本专利技术范例实施例提出一种存储器控制器，用于从可擦除非易失性存储器模组中读取ー数据。本存储器控制器包括主机接ロ、存储器接ロ、存储器管理电路、错误校正电路以及数据压縮/解压缩电路。主机接ロ用以耦接至主机系统。存储器接ロ用以耦接至可擦除非易失性存储器模组。存储器管理电路耦接至主机接ロ与存储器接ロ并且用以通过主机接ロ将所读取的数据传送给主机系统。错误校正电路以及数据压縮/解压缩电路皆耦接至存储器管理电路。存储器管理电路用以从可本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：梁立群，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：