向半导体存储装置的数据的写入方法以及半导体存储装置制造方法及图纸

本发明专利技术提供一种向半导体存储装置的数据的写入方法以及半导体存储装置，能够对成为半导体存储装置的存储单元的参照单元的副存储区域的读出电流的变动进行抑制，减少存储单元的读出电流的判定时的误判定。利用对存储单元的第一杂质区域以及第二杂质区域施加的电压的大小关系彼此不同的两个数据写入步骤，在存储单元中写入数据。

【技术实现步骤摘要】
向半导体存储装置的数据的写入方法以及半导体存储装置
本专利技术涉及向半导体存储装置的副存储区域的基准数据的写入方法以及写入了该基准数据的半导体存储装置。
技术介绍
如果对处理数字信息的各种电子装置中所使用的存储器进行大致区分，则能够分类为硬盘驱动器、DVD、CD这样的需要物理动作的存储装置和使用了不需要物理动作的半导体存储器的存储装置。并且，根据存储保持方法，能够将半导体存储器分为两种。具体地说，能够分类为当切断电源时存储信息丢失的易失性半导体存储器和即使将电源切断存储信息也被保存的非易失性存储器。关于非易失性存储器，在一个存储单元中具有一个电荷蓄积部，使在该电荷蓄积部未蓄积电荷的状态或者蓄积了小于预定量的电荷的状态(未写入状态)为“1”、使在该电荷蓄积部蓄积了预定量以上的电荷的状态(写入状态)为“0”，由此，保存存储信息。在这样的存储单元中，例如存在具有n型的MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor)结构并且在MOSFET的栅极氧化膜中埋入有由与其他部分电绝缘的多晶硅构成的浮置栅极(FG：FloatingGate)的存储单元。此外，作为其他的存储单元，存在具有n型MOSFET结构并且MOSFET的栅极氧化膜具有氮化膜被氧化膜夹着(即，将氧化膜、氮化膜、氧化膜依次层叠)的结构。特别是，这样的结构被称为MONOS(MetalOxideNitrideOxideSilicon)结构或者SONOS(SiliconOxideNitrideOxideSilicon)结构。并且，该浮置栅极以及氮化膜相当于电荷蓄积部。关于向这样的存储单元的数据写入、读出以及擦除，以下，以MONOS结构的存储单元为例进行说明。并且，在以下的数据写入、读出以及擦除中，关于漏极(漏极端子以及漏极区域)以及源极(源极端子以及源极区域)，在进行所存储的数据的读出时所决定的漏极以及源极在写入以及擦除中也定义为漏极以及源极。即，在数据写入、读出以及擦除中，在进行所存储的数据的读出时所决定的漏极以及源极始终恒定，在数据写入以及擦除中也不将漏极与源极反过来定义。在将数据“0”写入到氮化膜中的情况下，对源极端子以及栅极端子施加正电压，使漏极端子为接地电压。由此，在沟道中从漏极区域向源极区域移动的电子在源极区域附近获得较高的动能而成为热电子，该热电子被施加在栅极上的正电压提拉到栅极端子正下方，该被提拉的电子被氮化膜保持。在氮化膜中保持预定量以上的热电子，由此，写入数据“0”。在读出存储在氮化膜中的数据的情况下，将正电压施加到漏极端子以及栅极端子上，使源极端子为接地电压。此时，在氮化膜中未蓄积电荷的情况或者蓄积了小于预定量的电荷的情况(即，氮化膜存储数据“1”的情况)下，得到比较大的读出电流。另一方面，在氮化膜中蓄积了预定量以上的电荷的情况(即，氮化膜存储数据“0”的情况)下，由于所蓄积的电荷的影响，读出电流比存储数据“1”的状态小。这样，根据氮化膜内有无电荷，读出电流的大小产生差异，所以，通过判定读出电流的大小，能够进行数据读出。作为判定读出电流的大小的详细方法，在非易失性存储器的预定的存储单元中，以蓄积有存储了数据“1”的存储单元的氮化膜中所蓄积的电荷量和存储了数据“0”的存储单元的氮化膜中所蓄积的电荷量的中间的电荷量(即，上述的预定量)的方式预先进行数据的写入。并且，对在该预先进行了写入的存储单元(以下，也称为副存储区域、参照单元或者参考单元)中流过的电流和在其他存储单元(即，读出对象的存储单元(以下，也称为主存储区域))中流过的电流进行比较，在其他存储单元中流过的电流比在参照单元中流过的电流大的情况下，判定为在该其他存储单元中存储有数据“0”，在其他存储单元中流过的电流比在参照单元中流过的电流小的情况下，判定为在该其他存储单元中存储有数据“1”。在将氮化膜中存储的数据擦除的情况下，将正电压施加到源极端子，将接地电压或者负电压施加到栅极端子，使漏极端子为开放（open）状态。由此，在源极区域附近产生的热空穴注入到氮化膜，在氮化膜中蓄积的电荷被中和，由此，进行数据的擦除。在专利文献1中公开了具有如下结构的存储单元：在栅极电极的漏极端子侧以及源极端子侧设置有氮化膜被氧化膜夹着而形成的电荷蓄积部。[专利文献1]：日本特开2005-64295号公报。但是，在使用MONOS结构的存储单元中，当使用上述方法在参照单元中蓄积预定的电荷时，电荷被蓄积在氮化膜的源极端子侧，在氮化膜的漏极端子侧不蓄积电荷，所以，在针对参照单元的读出动作时，存在由于电场应力而在氮化膜的漏极端子侧蓄积电荷或者由于向其他存储单元的写入动作而在参照单元的氮化膜的漏极端子侧蓄积电荷的情况。这样，当参照单元的氮化膜中所蓄积的电荷量发生变化时，参照单元的读出电流从初始设定下降，在对读出对象的存储单元和参照单元的读出电流进行比较并判定时，产生误判定。在引用文献1中所记载的存储单元的情况下也产生这样的误判定。
技术实现思路
本专利技术是鉴于上述情况而提出的，提供一种向半导体存储装置的数据的写入方法以及半导体存储装置，能够抑制成为半导体存储装置的存储单元的参照单元的副存储区域的读出电流的变动，减少存储单元的读出电流的判定时的误判定。为了解决上述课题，本专利技术提供一种向半导体存储装置的数据的写入方法，该半导体存储装置在多个存储单元内具有主存储区域和存储用于对所述主存储区域的主数据进行判定的基准数据的副存储区域并且用于在所述副存储区域写入所述基准数据，所述存储单元在夹着沟道区域设置第一杂质区域以及第二杂质区域的半导体基板上具有栅极电极，并且在所述第一杂质区域与所述栅极电极之间具有第一电荷蓄积部、在所述第二杂质区域和所述栅极电极之间具有第二电荷蓄积部，其特征在于，具有：第一写入步骤，对所述第一杂质区域以及所述栅极电极施加正电压，对所述第二杂质区域施加比所述正电压低的电压，在所述第一电荷蓄积部蓄积电荷；第二写入步骤，对所述第二杂质区域以及所述栅极电极施加正电压，对所述第一杂质区域施加比所述正电压低的电压，在所述第二电荷蓄积部蓄积电荷。此外，为了解决上述课题，本专利技术提供一种半导体存储装置，在多个存储单元内具有主存储区域和存储用于对该主存储区域的主数据进行判定的基准数据的副存储区域，所述存储单元在夹着沟道区域设置第一杂质区域以及第二杂质区域的半导体基板上具有栅极电极，并且在所述第一杂质区域与所述栅极电极之间具有第一电荷蓄积部、在所述第二杂质区域和所述栅极电极之间具有第二电荷蓄积部，其特征在于，在所述副存储区域的所述第一电荷蓄积部以及所述第二电荷蓄积部分别蓄积电荷。根据本专利技术的向半导体存储装置的数据的写入方法，利用对存储单元的第一杂质区域以及第二杂质区域施加的电压的大小关系彼此不同的两个数据写入步骤，在存储单元中写入数据。由此，提供向半导体存储装置的数据的写入方法以及半导体存储装置，电荷被蓄积在所述第一电荷蓄积部以及所述第二电荷蓄积部，能够抑制半导体存储装置的存储单元的读出电流的变动，减少存储单元的读出电流的判定时的误判定。附图说明图1是本实施例的半导体存储装置的示意结构图。图2是构成本实施例的半导体存储装置的存储单元的剖面图。图3是示出向构成本实施例本文档来自技高网...

【技术保护点】

【技术特征摘要】
2010.12.28 JP 2010-2924511.一种向半导体存储装置的数据的写入方法，该半导体存储装置在多个存储单元内具有主存储区域和存储用于对所述主存储区域中存储的2值的主数据的值是第一数据值和第二数据值中的哪一个进行判定的基准数据的副存储区域并且用于在所述副存储区域写入所述基准数据，所述存储单元在夹着沟道区域设置第一杂质区域以及第二杂质区域的半导体基板上具有栅极电极，并且在所述第一杂质区域与所述栅极电极之间具有第一电荷蓄积部、在所述第二杂质区域和所述栅极电极之间具有第二电荷蓄积部，其特征在于，具有：第一写入步骤，对所述第一杂质区域以及所述栅极电极施加正电压，对所述第二杂质区域施加比所述正电压低的电压，在所述第一电荷蓄积部蓄积电荷；第二写入步骤，对所述第二杂质区域以及所述栅极电极施加正电压，对所述第一杂质区域施加比所述正电压低的电压，在所述第二电荷蓄积部蓄积电荷。2.如权利要求1所述的写入方法，其特征在于，具有：判定步骤，在所述第一以及第二写入步骤后，对在所述第一电荷蓄积部蓄积的电荷量进行测定，判定在所述第一电荷蓄积部蓄积的电荷量的测定值是否为预定值以上；重复步骤，在所述判定步骤中判定为在所述第一电荷蓄积部蓄积的电荷量的测定值小于所述预定值的情况下，重复...

【专利技术属性】
技术研发人员：佐伯胜利，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：