本发明专利技术提供一种法拉第屏蔽及等离子体加工设备，所述法拉第屏蔽包括至少两个并排设置的屏蔽单元，每个所述屏蔽单元包括多个间隔排列设置的屏蔽段，且相邻两屏蔽单元所包括的屏蔽段交错设置，所述屏蔽段均设置有朝向相对应交错设置的屏蔽段的阻挡部，且相对应两交错设置的屏蔽段的阻挡部之间构成屏蔽通道。本发明专利技术的法拉第屏蔽可以减少、甚至完全避免等离子体穿过法拉第屏蔽。
【技术实现步骤摘要】
本专利技术属于等离子体加工设备领域，涉及一种法拉第屏蔽以及含有该法拉第屏蔽的等离子体加工设备。
技术介绍
磁控溅射技术是将靶材表面引入磁场，利用磁场与电子交互作用，使电子在靶材表面附近螺旋状运行，以撞击气体分子电离而产生离子，产生的离子在电场作用下撞向靶材表面而溅射出靶材。同时，磁场可以约束带电粒子并增加等离子体的密度，从而可以提高溅射速率。因此，磁控溅射技术被广泛用于薄膜的沉积和蚀刻工艺。图1为采用磁控溅射技术的等离子体加工设备的结构示意图。请参阅图1，等离子体加工设备包括真空腔室1，在真空腔室1的底部设有基座2，被加工工件3放置在基座 2的顶端。在真空腔室1的顶部设有环形靶材4以及中心靶材5，中心靶材5设置在环形靶材4的中心位置。在环形靶材4和中心靶材5之间设有环形电介质窗6，在环形电介质窗6 的上方设有线圈8，线圈8通过匹配网络9与射频电源10连接。线圈8与射频电源10接通后产生磁场，磁场能量通过环形电介质窗6进入真空腔室1而激发等离子体，从而增加等离子体密度。在环形电介质窗6的下方设有法拉第屏蔽7，用于阻止等离子体沉积到环形电介质窗6。图2为法拉第屏蔽的截面图。请参阅图2，法拉第屏蔽7为双层结构，包括第一法拉第屏蔽单元71和第二法拉第屏蔽单元72。第一法拉第屏蔽单元71包括多个屏蔽段74a， 相邻屏蔽段7 之间相距一定距离而形成狭缝73a。第二法拉第屏蔽单元72包括多个屏蔽段74b，相邻屏蔽段74b之间相距一定距离而形成狭缝73b。第一法拉第屏蔽单元71和第二法拉第屏蔽单元72相互错开设置，即第一法拉第屏蔽单元71的屏蔽段7 与第二法拉第屏蔽单元72的狭缝7 相对，同时，第二法拉第屏蔽单元72的屏蔽段74b与第一法拉第屏蔽单元71的狭缝73a相对，以减少等离子体穿过法拉第屏蔽而污染环形电介质窗6。虽然第一法拉第屏蔽单元71和第二法拉第屏蔽单元72相互错开设置可以阻挡大部分等离子体穿过法拉第屏蔽，但仍有部分等离子体可以通过狭缝穿过法拉第屏蔽而污染环形电介质窗6。因此，在实际使用过程中，需要经常清洗环形电介质窗6，这不仅增加了工人的劳动强度，而且清洗将导致工艺中断，降低了等离子体加工设备的生产效率。
技术实现思路
本专利技术要解决的技术问题就是针对法拉第屏蔽中存在的上述缺陷，提供一种法拉第屏蔽，其可以减少、甚至完全避免等离子体穿过法拉第屏蔽的缝隙。此外，本专利技术还提供一种等离子体加工设备，该设备的电介质窗不易被污染，从而可以降低工人的劳动强度，同时提高等离子体加工设备的生产效率。解决上述技术问题的所采用的技术方案是提供一种法拉第屏蔽，包括至少两个并排设置的屏蔽单元，每个所述屏蔽单元包括多个间隔排列设置的屏蔽段，且相邻两屏蔽单元所包括的屏蔽段交错设置，所述屏蔽段均设置有朝向相对应交错设置的屏蔽段的阻挡部，且相对应两交错设置的屏蔽段的阻挡部之间构成屏蔽通道。其中，所述阻挡部使相邻两所述屏蔽单元之间的间隙呈脉冲波形。其中，所述阻挡部设置在所述屏蔽段的两侧的端部。其中，相对应两交错设置的屏蔽段的阻挡部之间所构成的屏蔽通道的宽度小于所述法拉第屏蔽所在位置处的分子平均自由程。其中，所述屏蔽段的阻挡部与该屏蔽段相对应交错设置的屏蔽段之间的距离小于所述法拉第屏蔽所在位置处的分子平均自由程。其中，所述阻挡部由绝缘材料制作而成。本专利技术还提供一种等离子体加工设备，包括真空腔室、电介质窗以及法拉第屏蔽， 所述电介质窗设置在所述真空腔室上，所述法拉第屏蔽设置在真空腔室的内侧且与所述电介质窗相对设置，所述法拉第屏蔽采用本专利技术提供的所述法拉第屏蔽。本专利技术具有以下有益效果本专利技术提供的法拉第屏蔽，借助屏蔽段上的阻挡部来增加等离子体穿过法拉第屏蔽的路径以及路径的复杂性，并减小了路径的宽度，从而减少、甚至完全避免等离子体穿过法拉第屏蔽。类似地，本专利技术提供的等离子体加工设备采用本专利技术提供的法拉第屏蔽，借助屏蔽段上的阻挡部来减少、甚至完全避免等离子体穿过法拉第屏蔽，从而避免电介质窗受到污染，这不仅可以降低工人的劳动强度，而且可以减少因清洗电介质窗而中断工艺的时间， 从而提高等离子体加工设备的生产效率。附图说明图1为采用磁控溅射技术的物理气相沉积设备的结构示意图；图2为本专利技术法拉第屏蔽的截面图；图3为本专利技术一实施例提供的法拉第屏蔽的截面图；图4为本专利技术提供的法拉第屏蔽的局部放大图；以及图5为本专利技术另一实施例提供的法拉第屏蔽的截面图。具体实施例方式为使本领域的技术人员更好地理解本专利技术的技术方案，下面结合附图对本专利技术提供的法拉第屏蔽及等离子体加工设备进行详细描述。图3为本专利技术一实施例提供的法拉第屏蔽的截面图，图4为本专利技术提供的法拉第屏蔽的局部放大图。请一并参阅图3和图4，本实施例中法拉第屏蔽为双层结构，包括并排设置的第一法拉第屏蔽单元31和第二法拉第屏蔽单元32，且第一法拉第屏蔽单元31和第二法拉第屏蔽单元32相距一定距离而形成间隙30。第一法拉第屏蔽单元31和第二法拉第屏蔽单元32均包括多个间隔排列设置的屏蔽段，任意两个相邻设置的屏蔽段之间形成狭缝。为了阻止等离子体穿过法拉第屏蔽，第一法拉第屏蔽单元31和第二法拉第屏蔽单元32 的屏蔽段交错设置，即，第一法拉第屏蔽单元31的狭缝3 与第二法拉第屏蔽单元32的屏蔽段3 相对设置，与之对应，第二法拉第屏蔽单元32的狭缝35b与第一法拉第屏蔽单元431的屏蔽段33a相对设置。第一法拉第屏蔽单元31的每个屏蔽段33a均设有朝向第二法拉第屏蔽单元32延伸的阻挡部34a，第二法拉第屏蔽单元32的每个屏蔽段3 均设有朝向第一法拉第屏蔽单元31延伸的阻挡部34b。阻挡部34a、34b设置在屏蔽段33a、3 两侧的端部，即，图3中屏蔽段33a、33b宽度方向的端部。屏蔽段33a上的阻挡部3 与对应的屏蔽段3 上的阻挡部34b之间形成屏蔽通道。对于本实施例双层结构的法拉第屏蔽，该屏蔽通道延长了等离子体穿过法拉第屏蔽的路径，从而有效地阻止等离子体穿过法拉第屏蔽。进一步地，阻挡部 34a,34b使第一法拉第屏蔽单元31和第二法拉第屏蔽单元32之间的间隙30呈脉冲波形。如图4所示，第一法拉第屏蔽单元31的屏蔽段33a上的阻挡部3 与对应的第二法拉第屏蔽单元32的屏蔽段3 上的阻挡部34b之间所构成的屏蔽通道的宽度Ll小于法拉第屏蔽所在位置的分子平均自由程，这样可以有效地阻止等离子体穿过法拉第屏蔽。为了更有效的阻止等离子体穿过法拉第屏蔽，第一法拉第屏蔽单元31的屏蔽段3 上的阻挡部3 与对应的第二法拉第屏蔽单元32的屏蔽段3 之间的距离L2小于法拉第屏蔽所在位置的分子平均自由程。同样，第二法拉第屏蔽单元32上的阻挡部34b的自由端与相对的第一法拉第屏蔽单元31的屏蔽段33a所在平面之间的距离L2也小于法拉第屏蔽所在位置的分子平均自由程。本实施例中，阻挡部34a、34b采用陶瓷等绝缘材料制作而成。这样，在装配法拉第屏蔽的过程中，即使第一法拉第屏蔽单元31上的阻挡部3 与第二法拉第屏蔽单元32上的阻挡部34b接触，也不会导致第一法拉第屏蔽单元31和第二法拉第屏蔽单元32导通，从而降低了装配法拉第屏蔽的精度要求。本实施例提供的法拉第屏蔽，借助屏蔽段上的阻挡部来增加等离子体穿过法拉第屏蔽的路径以及路径的复杂性，并减小了路径的宽本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：王一帆，武晔，吕铀，
申请(专利权)人：北京北方微电子基地设备工艺研究中心有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。