金属氧化物半导体器件及其形成方法技术

一种金属氧化物半导体结构及其形成方法，一种互补金属氧化物半导体器件形成方法。本发明专利技术的优点在于：第一，通过在衬底表面形成与衬底具有不同晶体取向的半导体层，并利用不同晶体取向半导体层之间所产生的应力提高载流子的迁移率，从而提高半导体器件的性能；第二，本发明专利技术通过在衬底表面形成与衬底具有不同晶体取向的半导体层，在(100)取向的晶体表面形成NMOS，在(110)取向的晶体表面形成PMOS，提高了载流子的迁移率；第三，本发明专利技术采用高k栅介质取代传统的二氧化硅栅介质，避免了现有工艺中的漏电流问题；第四，本发明专利技术工艺简单，费用小。

【技术实现步骤摘要】

本专利技术涉及高性能的半导体器件及其形成方法，特别涉及。
技术介绍
在公开号为CN1414617A的中国专利申请中公开了一种金属氧化物半导体(MOS) 器件及其形成方法，包括提供衬底，以容纳具有第一器件有源区的第一导电类型的一个导电区；在第一器件有源区上形成栅极电极结构，所述栅极电极结构包括栅极电极和绝缘侧壁；向所述导电区的暴露部位中掺杂与所述第一器件有源区具有相反导电类型的离子，以在所述栅极电极结构的相对两侧形成源极和漏极区；通过有选择性的化学气相沉积在所述源极和漏极区上面和所述栅极电极上面沉积一个硅化物。但是以上述方法所形成的金属氧化物半导体器件的载流子迁移率比较小。与此同时，金属氧化物半导体器件的特征尺寸发展已进入45纳米范围，在此尺度下，各种因为半导体器件的物理极限所带来的二级效应逐渐不可避免，半导体器件的特征尺寸按比例缩小变得越来越困难。其中，在金属氧化物半导体器件及其制造领域，最具挑战性的是传统金属氧化物半导体工艺在金属氧化物半导体器件按比例缩小过程中由于多晶硅或者二氧化硅栅介质层高度减小所带来的从栅极向衬底的漏电流问题。
技术实现思路
本专利技术解决的问题是提供一种具有提高的载流子迁移率的，所提供的金属氧化物半导体器件实现了载流子迁移率的提高，并且避免了栅极损耗以及漏电流的问题。为解决上述问题，本专利技术金属氧化物半导体器件形成方法，包括提供第一衬底，所述第一衬底表面形成有第二半导体层，所述第二半导体层的晶体取向不同于所述第一衬底的晶体取向；在所述第二半导体层表面形成第一伪栅极以及覆盖所述第一伪栅极侧壁的第一侧墙，并以所述第一侧墙为掩膜注入离子，在第一衬底和第二半导体层内形成第一源极与第一漏极；形成覆盖所述第二半导体层和第一侧墙的第一绝缘介质层；去除第一伪栅极以及与第一伪栅极位置对应的第二半导体层；去除第一侧墙，形成第一开口，并沿第一开口注入离子，在第一衬底和第二半导体层内形成浅掺杂区；形成覆盖所述第一开口侧壁的第二侧墙；在所述第二侧墙表面和所述第一开口底部形成第一高k介质层；形成填充满所述第一开口的第一金属层，所述第一金属层和第一高k介质层构成金属栅极结构。优选地，所述第一衬底表面还包括第一半导体层，所述第一半导体层位于第二半导体层和第一衬底之间，且所述第一半导体层的晶体取向与第二半导体层的晶体取向不相同。优选地，当所述第一衬底的晶体取向是(100)，第二半导体层的晶体取向是(110) 时，所注入的离子是η型离子。优选地，当所述第一衬底的晶体取向是(110)，第二半导体层的晶体取向是(100) 时，所注入的离子是P型离子。优选地，所述第二半导体层表面与所述第一伪栅极之间还形成有第一栅介质层。优选地，去除与第一伪栅极位置对应的第二半导体层采用的是含KOH的溶液。优选地，所述第二半导体层的厚度是3-30nm。优选地，沿第一开口注入离子，在第一衬底和第二半导体层内形成浅掺杂区时，离子注入的角度范围是15-40°。优选地，所述第一高k介质层的材料是二氧化铪、氧化铪硅。优选地，所述第二侧墙的材料是二氧化硅或者氮化硅。优选地，所述第二侧墙的厚度小于10nm。优选地，当所述第一侧墙的材料是二氧化硅时，所述第一绝缘介质层的材料是氮化硅。优选地，当所述第一侧墙的材料是氮化硅时，所述第一绝缘介质层的材料是二氧化硅。相应地，本专利技术还提供一种金属氧化物半导体器件，包括第一衬底，所述第一衬底表面形成有第二半导体层，所述第二半导体层的晶体取向不同于所述第一衬底的晶体取向；位于所述第二半导体层表面的第一绝缘介质层；贯穿第一绝缘介质层和第二半导体层的开口，以及覆盖所述开口侧壁的第二侧掉工回；覆盖所述第二侧墙表面和所述第一开口底部的第一高k介质层；填充满所述第一开口的第一金属层，所述第一金属层和第一高k介质层构成金属栅极结构；位于所述金属栅极结构两侧的第二半导体层和第一衬底内的第一源极、第一漏极；位于所述第一金属层两侧的第二半导体层和第一衬底内的浅掺杂区。优选地，所述第一衬底表面还包括第一半导体层，所述第一半导体层位于第二半导体层和第一衬底之间，且所述第一半导体层的晶体取向与第二半导体层的晶体取向不相同。优选地，当所述第一衬底的晶体取向是(100)，第二半导体层的晶体取向是(110) 时，所述第一源极、第一漏极的掺杂类型为η型。优选地，当所述第一衬底的晶体取向是(110)，第二半导体层的晶体取向是(100) 时，所述第一源极、第一漏极的掺杂类型为P型。本专利技术还提供一种互补金属氧化物半导体器件形成方法，包括提供第二衬底，所述第二衬底表面形成有第四半导体层，所述第四半导体层的晶体取向不同于所述第二衬底的晶体取向，所述第二衬底至少包括一个NMOS区域和一个 PMOS区域；在位于NMOS区域和PMOS区域的第四半导体层表面分别形成第二伪栅极以及覆盖所述第二伪栅极侧壁的第三侧墙，并以所述第三侧墙为掩膜注入离子，在第二衬底和第四半导体层内分别形成NMOS区域和PMOS区域的第二源极与第二漏极；形成覆盖所述第四半导体层和第三侧墙的第二绝缘介质层；去除第二伪栅极；去除第三侧墙，形成贯穿第二绝缘介质层的第二开口，并分别沿位于NMOS区域和 PMOS区域的第二开口注入离子，在第二衬底和第四半导体层内形成浅掺杂区；形成覆盖所述第二开口侧壁的第四侧墙；在所述第四侧墙表面和所述第二开口底部形成第二高k介质层；形成填充满所述第二开口的第二金属层，所述第二金属层和第二高k介质层构成金属栅极结构。优选地，当第二衬底的晶体取向是(100)时，所述第二开口还贯穿位于NMOS区域的第四半导体层。优选地，当第二衬底的晶体取向是(110)时，所述第二开口还贯穿位于PMOS区域的第四半导体层。优选地，所述第四半导体层的厚度是3-30nm。优选地，沿第二开口注入离子，在第二衬底和第四半导体层内形成浅掺杂区时，离子注入的角度范围是15-40°。优选地，所述第四半导体层表面与所述第二伪栅极之间还形成有栅介质层。优选地，所述第四侧墙的厚度小于lOnm。优选地，所述第二衬底与第四半导体层之间还包括第三半导体层，所述第三半导体层的晶体取向不同于第四半导体层的晶体取向。相应地，本专利技术还提供一种互补金属氧化物半导体器件，包括第二衬底，所述第二衬底表面形成有第四半导体层，所述第四半导体层的晶体取向不同于所述第二衬底的晶体取向，所述第二衬底至少包括一个NMOS区域和一个PMOS区域；位于所述第四半导体层表面的第二绝缘介质层；分别位于NMOS区域和PMOS区域，且贯穿第二绝缘介质层的第二开口，以及覆盖所述第二开口侧壁的第四侧墙；覆盖所述第四侧墙表面和所述第二开口底部的第二高k介质层；填充满所述第二开口的第二金属层，所述第二金属层和第二高k介质层构成金属栅极结构；位于所述金属栅极结构两侧的第四半导体层和第二衬底内的源极、漏极；位于所述第二金属层两侧的第四半导体层和第二衬底内的浅掺杂区。优选地，当第二衬底的晶体取向是(100)时，所述第二开口还贯穿位于NMOS区域的第四半导体层。优选地，当第二衬底的晶体取向是(110)时，所述第二开口还贯穿位于PMOS区域的第四半导体层。优选地，所述第四半导体层的厚度是3-30nm。优选地，所述第四半导体层表面与所述第二伪栅极之间还形成有第二栅介质层。优本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：三重野文健，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：