半导体芯片的封装体及组装方法技术

本发明专利技术提出了一种半导体芯片的封装体及其组装方法，本发明专利技术的封装体无任何引脚延伸出塑封体，能够较好的保持其较小的尺寸、较薄的厚度，封装体中与芯片接触的基座和金属片均外露于塑封体，并作为释放封装内热量的途径。封装体内部的芯片与基座周围的多个焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，能提供卓越的电性能。本发明专利技术的制造方法能保障应用于封装体中的金属片的位置在工艺步骤中保持较好稳定性，不易滑动移位或倾斜，并进一步于塑封过程中，避免塑封料侵入芯片与金属片之间，并避免在金属片外露的顶面产生溢料飞边。

【技术实现步骤摘要】

本专利技术一般涉及一种半导体功率器件，更确切的说，本专利技术涉及一种具备良好电气性能及散热性能的半导体芯片的封装体及其组装方法。
技术介绍
通常，功率器件于电路系统中具有高速运作及高散热量的工作特点，具备良好的电气性能及散热性能是当前功率类集成电路器件发展的必然趋势。例如广泛应用于电源芯片中的金属氧化物半导体场效应管(MOSFET)，在完成对其塑封后，我们期望得到较小尺寸、 较薄厚度的半导体封装体，并在将封装体组装至印刷电路板(PCB)上后具高散热性和极佳的电气性能，而这需要持续改善芯片的封装方式，对同样的芯片以不同形式的封装或采用不同的封装工艺，也直接影响着芯片的各项参数性能。公开号为US2007/0108564的美国专利公开了一种利用倒装芯片制程制造的由功率芯片构成的半导体封装器件，参见本申请附图1(引用原申请附图2)所示，该半导体封装器件100包括应用于芯片102上方的金属架110的电性连接及散热途径，及通过如焊球类的互连结构104等将芯片102电性连接至引脚106、108上。在该半导体封装器件100中， 金属架110及引脚106、108与芯片102的布局未能达到最佳的散热效果。在该器件的工艺制程中，其金属架110布置在芯片102顶部，在完成以塑封体112包覆金属架110之前，务必保障金属架110不能晃动移位或是发生倾斜，否则金属架110的底面与芯片102贴合不紧密；尤其是，于塑封模具中呈液态的具备高注塑压力的塑封料，可能使得塑封料侵入贴合不紧密的金属架110与芯片102之间而产生溢料(Bleeding)，或是在金属架110的顶面产生塑封料的溢料飞边(Molding Flash)。专利号为US6777800的美国专利公开了一种利用倒装芯片制程制造的功率 MOSFET器件及其制造方法，参见本申请附图2 (引用原申请附图5)所示，该半导体器件的芯片108的顶部与金属片101焊接，金属片101包含的一弯曲部件117与引脚107的弯曲结构 120通过焊锡膏118连接。芯片108的底部通过倒装焊球115与引脚103连接。上述已公开的专利的技术方案在解决半导体器件的整体性散热问题上取得的效果并不尽理想，引脚 103与芯片108的布局未能达到最佳的散热效果。该专利类同在公开号为US2007/0108564 的专利中提出的工艺缺点，在该器件100的工艺制造方法中，其金属片101在完成以塑封体 102包覆金属架101之前，以及在金属片101通过锡焊膏116、118粘贴的过程中，必须保证金属片101不能晃动移位或是发生倾斜，否则金属片101的底面与芯片108贴合不紧密；进而，在塑封模具中呈液态的具备高注塑压力的塑封料，可能使得塑封料侵入贴合不紧密的金属片101与芯片108之间产生溢料，或在金属片101的顶面产生溢料飞边。尽管此类缺陷不是我们所期望的，而实际情况则恰恰相反，并且上述专利的技术方案所公开的制作工艺较为冗杂、于实际应用中的代价成本过高。正是鉴于以上情况，基于应用于塑封工艺中的薄膜辅助成型技术(Film AssistedMolding Technology)，提出了本专利技术所提供的各种实施例。
技术实现思路
本专利技术提供一种半导体芯片封装体，包括一基座及设置在基座周围的多个焊盘；一芯片，通过导电材料将芯片的底面粘贴在位于基座的顶面的基岛区；设有一弯折的延伸结构的金属片，所述金属片的底面通过导电材料与在芯片的顶面设置的源极金属层黏接，且所述延伸结构位于所述焊盘包含的源极焊盘所设置的一 V形结构的凹槽中；以及用于塑封包覆所述芯片、基座、金属片、焊盘的塑封体，其中，所述基座的底面外露于塑封体的底面；其中，所述源极金属层构成所述芯片的源极电极，所述芯片的漏极电极位于所述芯片的底面；所述焊盘还包含一个栅极焊盘和多个漏极焊盘，所述漏极焊盘与基座连接。上述的半导体芯片封装体，其中，所述金属片的顶面外露于塑封体的顶面。上述的半导体芯片封装体，其中，所述V形结构的凹槽的两个斜面终止在所述源极焊盘的一水平上表面。上述的半导体芯片封装体，其中，所述V形结构的凹槽为对称V形槽。上述的半导体芯片封装体，其中，至少一个所述V形结构的凹槽所包含的斜面与所述延伸结构无缝隙紧密接触。上述的半导体芯片封装体，其中，通过设置在所述V形结构的凹槽中的导电材料将所述延伸结构与所述源极焊盘电性连接。上述的半导体芯片封装体，其中，还包括将芯片顶面设置的引线键合区所包含的栅极金属层与栅极焊盘电性连接的键合引线，其中栅极金属层构成芯片的栅极电极。本专利技术提供的一种半导体芯片封装体的制造方法，包括以下步骤提供包含多个由互为镜像对称的第一基座、第二基座构成的芯片安装单元的引线框架，芯片安装单元还包含设置于第一基座周围的多个第一类焊盘及设置于第二基座周围的多个第二类焊盘，其中第一类焊盘和第二类焊盘互为镜像对称；利用导电材料，将第一芯片粘贴至第一基座顶面的基岛区、第二芯片粘贴至第二基座顶面的基岛区，其中第一芯片与第二芯片互为镜像对称；利用导电材料，将通过连接片连接在一起的第一金属片和第二金属片分别黏接在设置于第一芯片的顶面的第一源极金属层上和设置于第二芯片的顶面的第二源极金属层上，其中第一金属片和第二金属片互为镜像对称；进行塑封工艺，利用塑封料塑封引线框架、第一芯片、第二芯片、第一金属片、第二金属片，形成引线框架上多个以塑封料塑封包覆芯片安装单元、第一芯片、第二芯片、第一金属片、第二金属片的组合封装单元；切割连接片；切割塑封料及引线框架以将组合封装单元对称分割开并从引线框架上分离以形成互为镜像对称的第一和第二封装体。上述的方法，其中，第一源极金属层构成第一芯片的源极电极，粘贴于第一基座顶面的基岛区的第一芯片的底面构成第一芯片的漏极电极；第二源极金属层构成第二芯片的源极电极，粘贴于第二基座顶面的基岛区的第二芯片的底面构成第二芯片的漏极电极；所述的第一类焊盘包含第一栅极焊盘、第一源极焊盘和多个第一漏极焊盘，其中， 第一漏极焊盘均与第一基座连接；并且所述的第二类焊盘包含第二栅极焊盘、第二源极焊盘和多个第二漏极焊盘，其中， 第二漏极焊盘均与第二基座连接；其中，所述的第一栅极焊盘与所述的第二栅极焊盘结构相同且镜像对称，所述的第一源极焊盘与所述的第二源极焊盘结构相同且镜像对称，任意一个第一漏极焊盘相对应的与一个第二漏极焊盘结构相同且镜像对称。上述的方法，其中，将第一金属片和第二金属片分别黏接在第一源极金属层上和第二源极金属层上的过程还包括将第一金属片设置的一弯折的第一延伸结构嵌入第一源极焊盘所设置的第一凹槽中，同时将第二金属片设置的一弯折的第二延伸结构嵌入第二源极焊盘所设置的第二凹槽中。上述的方法，其中，利用键合引线，将第一芯片顶面设置的构成第一芯片栅极电极的第一栅极金属层与第一栅极焊盘键合连接、将第二芯片顶面设置的构成第二芯片栅极电极的第二栅极金属层与第二栅极焊盘键合连接。上述的方法，其中，所述第一凹槽、第二凹槽均为V形结构的凹槽。上述的方法，其中，通过设置在第一凹槽、第二凹槽中的导电材料将第一延伸结构、第二延伸结构分别与第一源极焊盘、第二源极焊盘电性连接。上述的方法，其中，将第一金属片和第二金属片分别黏接在第一源极金属层上和第二源极金属层上的过程还包括于第一金属片的顶面、第本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：薛彦迅，何约瑟，哈姆扎·依玛兹，安荷·叭刺，鲁军，刘凯，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：