晶片规模x射线检测器及其制造方法技术

本发明专利技术提供了一种晶片规模x射线检测器及其制造方法。所述晶片规模x射线检测器包括：无缝硅基底，电连接到印刷电路基底；芯片阵列，位于无缝硅基底上并具有形成在芯片阵列的中心区域上的多个芯片焊盘和形成在芯片阵列的边缘上的多个引脚焊盘；多个像素电极，形成为对应于像素焊盘；竖直布线和水平布线，形成为补偿从芯片阵列和像素电极之间的像素焊盘向像素电极扩展的区域的差；再分布层，具有绝缘层以使竖直布线和水平布线分开；光电导体层和共电极，覆盖再分布层上的像素电极。

【技术实现步骤摘要】

本公开涉及一种实现了无缝图像的晶片规模χ射线检测器及其制造方法。
技术介绍
数字χ射线检测器响应通过χ射线拍摄的χ射线图像或χ射线透视图像来输出数字信号。可通过直接法或间接法对这种X射线检测器进行操作。在直接法中，χ射线被直接转换成光电导体中的电荷。在间接法中，在将X射线转换成闪烁器中的可见光之后，可见光通过诸如光电二极管的光电转换器件被转换成电荷。直接法χ射线检测器包括形成在光电导体层下方的多个像素电极和处理从像素电极传输的电信号的信号处理单元。为了利用传统的直接法制造大型χ射线检测器，在专用集成电路(ASIC)上形成光电导体层。因此，当大规模地铺设具有光电导体层的ASIC时，由于ASIC之间的接缝导致在接缝区域，一部分图像未被检测。具体地讲，铺设ASIC时可形成尺寸为100 μ m或超过 100 μ m的接缝，因此在这些接缝中的组织可能未被检测。
技术实现思路
本专利技术提供了一种利用以晶片规模制造的芯片阵列来实现无缝成像区域的晶片规模X射线检测器及其制造方法。将在接下来的描述中部分阐述本专利技术另外的方面，还有一部分通过描述将是清楚的，或者可以经过本专利技术的实施而得知。根据本专利技术的实施例，提供了一种晶片规模X射线检测器，所述晶片规模X射线检测器包括无缝硅基底，在其表面上具有多个芯片区域；光电导体层，形成在所述无缝硅基底的所述表面上方；多个像素电极，形成在所述无缝硅基底的所述表面和所述光电导体层之间；印刷电路基底，设置成与所述无缝硅基底的另一表面对应；共电极，形成在所述光电导体层上并且X射线照射在所述共电极上，其中，每个芯片区域包括多个像素焊盘和多个引脚焊盘。所述晶片规模χ射线检测器还可包括电连接所述多个像素焊盘和所述多个像素电极的再分布层。所述再分布层可包括至少一个绝缘层、穿过所述至少一个绝缘层的竖直布线及水平布线。被与所述多个像素焊盘对应的像素电极覆盖的面积可大于被所述多个像素焊盘覆盖的面积。所述多个引脚焊盘可被设置成围绕所述多个像素焊盘，并且所述多个弓I脚焊盘和所述多个像素焊盘相互电连接。根据本专利技术的一方面，所述晶片规模χ射线检测器还可包括所述无缝硅基底上的多个通孔，其中，每个引脚焊盘通过通路接触件电连接到所述印刷电路基底。所述晶片规模χ射线检测器还可包括设置在所述通路接触件和所述印刷电路基底之间的凸块，其中，所述凸块将所述通路接触件和所述印刷电路基底电连接。根据本专利技术的另一方面，所述晶片规模X射线检测器还可包括形成在所述无缝硅基底上的多个通孔和对应通孔上的通路接触件，其中，每个通路接触件电连接到穿过每个引脚焊盘形成的金属。所述印刷电路基底可为单个印刷电路基底，并可设置成与所述多个芯片区域对应。所述印刷电路基底可包括多个印刷电路基底，所述多个印刷电路基底中的每个可以以与所述多个芯片区域中的每个一一对应的关系设置。所述晶片规模χ射线检测器还可包括填充在所述无缝硅基底和所述印刷电路基底之间的缝隙中的树脂。所述无缝硅基底可由单晶硅形成。所述光电导体层可由从由非晶硒、HgI2, PbI2, CdTe, CdZnTe和PbO组成的组中选择的至少一种材料形成。根据本专利技术的一方面，提供了一种制造χ射线检测器的方法，所述方法包括在无缝硅基底的表面上形成多个芯片区域，每个芯片区域具有多个像素焊盘和多个引脚焊盘； 在所述无缝硅基底的另一表面上形成通孔以暴露所述多个引脚焊盘；通过经所述通孔将所述多个引脚焊盘电连接到印刷电路基底来将所述印刷电路基底结合在所述无缝硅基底的所述另一表面上；顺序地形成多个像素电极、光电导体层和共电极，所述多个像素电极电连接到所述多个像素焊盘。所述方法还可包括形成将所述多个像素焊盘电连接到所述多个像素电极的再分布层。形成再分布层的步骤可包括形成包括接触所述多个像素焊盘的竖直布线的第一绝缘层；在第一绝缘层上形成第二绝缘层，第二绝缘层包括扩大了所述多个像素电极与所述多个像素焊盘的面积对应的面积的水平布线和竖直布线。形成第一绝缘层的步骤可包括在所述多个像素焊盘上形成第一绝缘层；在第一绝缘层中形成连接到所述多个像素焊盘的通孔；通过用金属填充第一绝缘层中的通孔来形成第一绝缘层中的竖直布线。形成第二绝缘层的步骤可包括形成将连接到第一绝缘层中的竖直布线的水平布线；在第一绝缘层和水平布线上形成第二绝缘层；在第二绝缘层中形成通孔，第二绝缘层中的通孔连接到水平布线；通过用金属填充第二绝缘层中的通孔来形成第二绝缘层中的竖直布线。所述印刷电路基底的结合的步骤可包括在所述无缝硅基底中的通孔上形成通路接触件之后将所述印刷电路基底结合到所述无缝硅基底的所述另一表面上。所述方法还可包括在形成通路接触件之后且在结合所述印刷电路基底之前在通路接触件和所述印刷电路基底之间形成凸块，其中，所述通路接触件通过所述凸块连接到所述印刷电路基底。所述印刷电路基底可为与所述多个芯片区域对应的单个印刷电路基底。所述印刷电路基底可包括以与所述多个芯片区域中的每个一一对应的关系设置的多个印刷电路基底。附图说明通过下面结合附图对实施例的描述，这些和/或其它方面将变得清楚且更易于理解，其中图1时根据本专利技术实施例的晶片规模χ射线检测器的示意性剖视图；图2和图3是用于解释根据本专利技术实施例的晶片规模χ射线检测器的芯片阵列的平面图；图4是用于解释根据本专利技术实施例的晶片规模χ射线检测器中的像素电极和芯片阵列之间的电连接的示意性概念图；图5A至图5F用于解释根据本专利技术实施例的制造图1中的χ射线检测器的方法的剖视图；图6Α至图6C为用于解释根据本专利技术的另一实施例的制造χ射线检测器的方法的剖视图。具体实施例方式现在将详细地说明实施例，在附图中示出了实施例的示例，其中，为了说明书的清晰起见，夸大了层和区域的厚度，并且相同的标号始终表示基本相同的元件。图1是根据本专利技术实施例的晶片规模χ射线检测器100的示意性剖视图。参照图1，晶片规模χ射线检测器100包括印刷电路基底110上的硅基底120。硅基底120的下表面包括通路接触件139，通路接触件139电连接到形成在印刷电路基底110 上的接触件112。凸块114形成在印刷电路基底110的接触件112和通路接触件139之间， 以电连接接触件112和通路接触件139。多个芯片区域在硅基底120上形成阵列。在图1中，为了方便，仅描述两个芯片区域A和B。多个像素焊盘132形成在芯片区域A和B中的每个芯片区域的中心区域，围绕像素焊盘132的引脚焊盘134形成在芯片区域A和B的边缘上。每个像素焊盘132通过导线 (未示出)连接到对应的引脚焊盘134。第一绝缘层130形成在硅基底120上，以使像素焊盘132和引脚焊盘134与硅基底120绝缘。芯片区域A和B中的每个芯片区域的像素焊盘 132、引脚焊盘134和硅基底120构成芯片，并且多个芯片构成芯片阵列。通过切割单个晶片来形成芯片阵列，以使芯片阵列适用于χ射线检测器。图2和图3为用于解释根据本专利技术实施例的晶片规模χ射线检测器100的芯片阵列的平面图。参照图2，多个芯片C设置在硅晶片W上。每个芯片C对应于上述的芯片区域。为了用于晶片规模X射线检测器100，可沿虚线切割线切割硅晶片W。因此，切割后剩余的芯片C可形成无接缝的单个硅晶片(或单个硅基底)的芯片阵列。图3为图2中的多个芯片C中本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：朴宰彻，金昌桢，金尚昱，金善日，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：