硅锗外延层的形成方法技术

本发明专利技术提供一种硅锗外延层的形成方法，包括：提供形成有栅极的硅衬底；在位于所述栅极两侧衬底内形成开口；对所述开口进行第一退火工艺；在所述开口内形成硅锗外延层；至少分两步形成所述硅锗外延层，且至少有一步形成硅锗外延层后进行退火工艺。本发明专利技术首先形成在衬底内的开口进行退火，并在所述开口内形成硅锗外延层，至少分两步形成所述硅锗外延层，且至少有一步形成硅锗外延层后进行退火工艺，可以去除在生长硅锗外延层环境引入的杂质或水分，以改善后续的硅锗外延层生长环境。以解决硅锗外延层内的空隙，避免因空隙释放应力，使得所述硅锗外延层不能提供PMOS晶体管所需要的压应力。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及一种。
技术介绍
众所周知，机械应力可以改变硅材料的能隙和载流子迁移率，最近，机械应力在影响MOSFET性能方面扮演了越来越重要的角色。如果可以适当控制应力，提高了载流子 (η-沟道晶体管中的电子，ρ-沟道晶体管中的空穴)迁移率，就提高了驱动电流，因而应力可以极大地提高晶体管的性能。应力衬垫技术在NMOS晶体管上形成张应力衬垫层(tensile stress liner)，在 PMOS晶体管上形成压应力衬垫层(compressive stress liner)，从而增大了 PMOS晶体管和NMOS晶体管的驱动电流，提高了电路的响应速度。据研究，使用双应力衬垫技术的集成电路能够带来M %的速度提升。在现有的高性能的半导体器件中，首先在需要形成源区和漏区的区域形成硅锗， 然后再进行掺杂形成PMOS晶体管的源区和漏区，形成硅锗是为了引入硅和硅锗(SiGe)之间晶格失配形成的压应力，进一步提高压应力，提高晶体管的性能。公开号为CNl011700060A的中国专利申请中提供了一种在源漏区域采用硅锗 (SiGe)的PMOS晶体管的形成方法，其具体包括在硅衬底上形成栅极结构；在栅极结构两侧的硅衬底内形成开口 ；在所述开口进行选择性外延生长形成硅锗外延层；对所述硅锗外延层进行掺杂，以形成源区和漏区。但是形成所述硅锗外延层时，常常因为所述硅锗外延层的材质疏松，或者硅锗外延层材料内部存在有空隙而释放硅锗外延层内的应力，使得所述硅锗和硅之间不能形成较佳的晶格失配，不能提供PMOS晶体管所需要的压应力。
技术实现思路
本专利技术解决的问题是提供，以解决硅锗外延层内的空隙， 避免因空隙释放应力，使得所述硅锗外延层不能提供PMOS晶体管所需要的压应力。为解决上述问题，本专利技术提供一种，包括提供硅衬底，所述硅衬底上形成有栅极；在位于所述栅极两侧衬底内形成开口 ；在所述开口内形成硅锗外延层；其中，至少分两步形成所述硅锗外延层，且至少有一步形成硅锗外延层后进行退火工艺。可选的，在所述开口内形成硅锗外延层前，还包括对所述开口进行第一退火工艺。可选的，所述硅锗外延层分为两步进行，具体包括在形成开口且对所述开口进行第一退火工艺后，在所述开口内形成第一硅锗外延层；对所述第一硅锗外延层进行第二退火工艺；最后，在所述第一硅锗外延层上形成第二硅锗外延层。可选的，第一退火工艺参数为氢气的流量为20 50slm，退火时间为60 120S， 退火温度800 850°C，腔室压强为1 700Torr。可选的，第二退火工艺参数为氢气的流量为20 50slm，退火时间为60 120S， 退火温度650 850°C，腔室压强为1 50Torr。可选的，所述第一硅锗外延层的厚度为待形成的总硅锗外延层厚度的30 70%。可选的，所述为选择性外延生长。可选的，所述选择性外延生长的腔室压强范围为5 20torr，温度范围为550 800 "C。可选的，所述选择性外延生长的反应气体至少包含有含硅气体和含锗气体。可选的，所述反应气体包括氯化氢。可选的，所述氯化氢气体的流量范围为50 200sCCm。可选的，所述含硅气体包括硅甲烷、硅乙烷或二氯硅甲烷。可选的，所述含硅气体的流量范围为30 300SCCm。可选的，所述含锗气体包括锗烷。可选的，所述含锗气体的流量范围为5 500sCCm。可选的，所述反应气体还包括氢气。可选的，所述氢气的流量范围为5 50slm。与现有技术相比，本专利技术具有以下优点本专利技术首先形成在衬底内的开口进行退火，并在所述开口内形成硅锗外延层，所述硅锗外延层至少分两步形成，且每次形成部分硅锗外延层后，选择性进行退火工艺，可以去除在生长硅锗外延层环境引入的杂质或水分，以改善后续的硅锗外延层生长环境，以解决硅锗外延层内的空隙，避免因空隙释放应力，使得所述硅锗外延层不能提供PMOS晶体管所需要的压应力。附图说明图1是本专利技术一个实施例的流程示意图；图2 图6为本专利技术一个实施例的的剖面结构示意图。具体实施例方式现有技术在形成所述硅锗外延层时，常常因为所述硅锗外延层的材质疏松，或者硅锗外延层材料内部存在有空隙而释放硅锗外延层内的应力，使得所述硅锗和硅之间不能形成较佳的晶格失配，不能提供PMOS晶体管所需要的压应力。为解决上述问题，本专利技术提供一种，包括提供硅衬底，所述硅衬底上形成有栅极；在位于所述栅极两侧衬底内形成开口，后续形成的硅锗外延层形成于该开口内；在所述开口内形成硅锗外延层；其中，至少分两步形成所述硅锗外延层，且至少有一步形成硅锗外延层后进行退火工艺。本专利技术通过至少两步形成所述硅锗外延层，且至少一次形成硅锗外延层后进行有退火工艺，可以去除生长硅锗外延层时引入的杂质或水分。以解决硅锗外延层内的空隙，避免因空隙释放应力，使得所述硅锗外延层不能提供PMOS晶体管所需要的压应力。图1为本专利技术一个实施例流程示意图，参考图1，包括步骤Si，提供硅衬底，所述衬底上形成有栅极结构；步骤S2，在所述栅极结构两侧的衬底内分别形成开口，所述开口用于后续形成硅锗外延层；步骤S3，对所述开口进行第一退火，去除位于所述开口内的杂质和水分；步骤S4，选择性外延生长，在所述开口内形成第一硅锗外延层；步骤S5，对形成有第一硅锗外延层的开口进行第二退火，去除因选择性外延生长引入的杂质和水分；步骤S6，选择性外延生长，在所述开口内形成第二硅锗外延层。为了使本领域技术人员更好的理解本专利技术，下面结合附图以及具体实施例进行详细说明本专利技术一个实施例的。如图2所示，首先提供衬底100，所述衬底100内形成有隔离区110，所述衬底100 表面上形成有栅极结构，所述栅极结构包括栅介质层210和位于所述栅介质层210上的栅极220。所述衬底100可以是硅基底，隔离结构110可以是氧化硅浅沟槽隔离结构。栅介质层210的材料可以是氧化硅，栅极220的材料可以是掺杂多晶硅、金属、金属硅化物或其他导电材料。进一步地，所述栅极结构两侧的衬底100内形成有开口 300，用以在后续形成硅锗外延层，所述开口 300采用等离子刻蚀方法形成。进一步地，在进行硅锗外延工艺前，需要将上述结构在酸槽内进行清洗处理，以去除位于开口 300内的颗粒和有机物。如图3所示，对所述开口 300进行第一退火工艺，所述第一退火工艺应在完成所述清洗处理后的7小时内进行，以避免在开口 300内表面产生新的氧化物。所述退火工艺可以进一步去除开口 300内表面的氧化物，及其在无尘室空间带来的水分、碳氢有机物等杂质。 所述第一退火工艺的参数包括氢气的流量为20 50slm，退火时间为60 120S，退火温度800 850°C，腔室压强为1 700Torr。作为一个实施例，所述氢气流量为20slm，退火时间为80S，退火温度为800°C，腔室压强为500Torr。经过上述退火工艺，可以去除所述开口 300内的杂质和水分。如图4所示，通过第一选择性外延生长工艺，在所述开口 300内形成第一硅锗外延层310，所述第一硅锗外延层310可以是预定待形成的硅锗外延层总厚度的30% 70%。 作为一个实施例，所述第一硅锗外延层310的厚度范围为300 600埃；本实施例中，所述第一硅锗外延层310的厚度为300埃。其中，所述选择性外延生长本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：何有丰，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：