射频工艺中射频隔离度的表征方法技术

本发明专利技术公开了一种射频工艺中射频隔离度的表征方法，包括步骤：1)设计表征射频隔离度的测试图形时，设计两个分别位于SOC电路数字区域和射频区域的射频信号发送端口及接受端口；2)在射频信号发送端口周围设计一圈隔离环；3)在完成步骤1)和步骤2)设计后的测试图形基础上，再分别设计三组版图结构；4)进行S参数测试或者射频功率的输入功率输出功率测试，得到射频隔离度。本发明专利技术能精确地表征基于射频工艺的射频隔离度，而且有助于SOC电路有关衬底噪声串扰的优化设计。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件的射频测试图形的设计方法，特别是涉及一种。
技术介绍
越来越多的SOC (System-on-Chip，系统级芯片)电路在RF CMOS (射频互补金属氧化物半导体)和SiGe BiCMOS(硅锗双极互补金属氧化物半导体)工艺平台上得以实现。然而，由于硅衬底的隔离度较差的原因，SOC电路中射频和数字部分存在较严重的衬底噪声串扰。而目前，评价工艺隔离度的方法一般采用测试漏电流等方法，难以精确地表征射频隔离度。
技术实现思路
本专利技术要解决的技术问题是提供一种。该方法能精确地表征基于射频工艺的射频隔离度。为解决上述技术问题，本专利技术的，包括步骤(1)设计表征射频隔离度的测试图形(即表征结构)时，设计两个分别位于SOC电路数字区域和射频区域的射频信号发送端口及接受端口 ；其中，射频信号发送端口及接受端口的边长在一定尺寸范围内可以变化，如边长可以为ΙΟμ 30μ ；(2)在射频信号发送端口周围再设计一圈隔离环；其中，隔离环的宽度、隔离环到射频信号发送端口及接受端口的距离在一定尺寸范围内可以变化，如这些范围可以为设计规则允许的最小尺寸<隔离环的宽度&本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：周天舒，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：