一种提高射频芯片隔离度的封装方法技术

本发明专利技术提供了一种提高射频芯片隔离度的封装方法，包括封装基板或者封装外壳，金属导线和待封装芯片；所述待封装芯片的引脚通过金属导线连接到所对应的封装基板节点或封装外壳的引脚上；所述待封装芯片引脚中的任意两个相邻引脚：第一引脚和第二引脚；第一引脚通过第一金属导线连接到封装基板的第一节点上或者封装外壳第一引脚上，第二引脚通过第二金属导线连接到封装基板的第二节点上或者封装外壳第二引脚上；并且，所述第一引脚和第二引脚之间插入第三引脚和第四引脚，第三引脚、第四引脚分别通过第三金属导线、第四金属导线与片外地线引脚相连；所述片外地线引脚位于封装基板的节点或者封装外壳引脚上。

【技术实现步骤摘要】

本专利技术涉及一种封装方法，尤其涉及一种射频芯片的封装方法。
技术介绍
随着无线通信技术的发展，各种先进的无线技术标准正在不断的被发展和使用，同时更多的无线服务被集成到各种智能设备中，这对射频前端设计提出了更高的性能要求。在射频前端设计中，射频功率开关作为一个重要的模块，其起着至关重要的作用。射频功率开关主要用于控制射频信号传输路径及信号大小，因此，它的性能好坏直接决定了射频信号的质量。在射频功率开关芯片各种性能指标中，隔离度是其重要的性能指标之一。隔离度定义为本振或射频信号泄漏到其他端口的功率与输入功率之比。隔离度越好，表明信号泄露到其他端口越少，从而信号质量越好。此外，随着半导体技术的不断发展，射频芯片越来越集成化，小型化，这势必导致芯片的引脚数增多，引脚间距减小。通常，射频开关芯片存在多个输入输出引脚，每个引脚端口都要求有较高的隔离度。由于芯片每个引脚是通过金属导线(或称为键合线)连接到芯片外部，金属导线具有寄生电感特性，因此，金属导线之间存在互感。当信号处于高频时，金属导线的寄生电感不可忽略，金属导线会向外
产生磁力线，使得金属导线之间存在着电磁干扰，从而影响和干扰芯片内部的信号传输路径，使得功率通过泄漏路径耦合至其他端口，降低了射频芯片各个端口隔离度性能。为了解决上述问题，本专利技术提供一种封装设计方法，可以减小金属导线之间的耦合，提高芯片隔离度。
技术实现思路
本专利技术所要解决的主要技术问题是提供一种射频芯片封装设计方法，解决传统封装设计中芯片隔离度不高的问题。为了解决上述的技术问题，本专利技术提供了一种提高射频芯片隔离度的封装方法，包括封装基板或者封装外壳，金属导线和待封装芯片；所述待封装芯片的引脚通过金属导线连接到所对应的封装基板节点或封装外壳的引脚上；所述待封装芯片引脚中的任意两个相邻引脚：第一引脚和第二引脚；第一引脚通过第一金属导线连接到封装基板的第一节点上或者封装外壳第一引脚上，第二引脚通过第二金属导线连接到封装基板的第二节点上或者封装外壳第二引脚上；并且，所述第一引脚和第二引脚之间插入第三引脚和第四引脚，第三引脚、第四引脚分别通过第三金属导线、第四金属导线与片外地线引脚相连；所述片外地线引脚位于封装基板的节点或者封装外壳引脚上。在一较佳实施例中：所述第三引脚与第四C2引脚在待封装芯片中通过金属互连线连接。在一较佳实施例中：所述第三金属导线空间高度高于第四金属
导线，或者第三金属导线空间高度低于第四金属导线，从而形成一个闭合地环。相较于现有技术，本专利技术的技术方案具备以下有益效果：本专利技术提出的一种提高射频芯片隔离度的封装方法，由于在第一引脚和第二引脚之间存在一个闭合的地线环，因此，第一引脚和第二引脚的金属导线所产生的磁力线会终止于地线环，因而第一引脚的金属导线的磁力线不会干扰第二引脚的金属导线的信号，反之同理。所以，待封装芯片的第一引脚和第二引脚相互不会泄露信号，其具有很高的隔离度性能。附图说明图1为传统射频芯片的封装方法图；图2为本专利技术优选实施例中提高射频芯片隔离度的封装方法图。具体实施方式下文通过附图和具体实施方式对本专利技术做进一步说明。传统芯片的封装方法如图1所示，待封装芯片100上的任意两个相邻引脚A1和B1，引脚A1通过金属导线102与片外节点104连接，引脚B1通过金属导线101与片外节点103连接。片外节点可以是封装基板的节点，也可以是封装外壳的引脚。通常认为，待封装芯片100封装中所用金属导线存在着寄生电感；信号频率较高时，金属导线会向外产生电磁线，相连金属导线的电磁线互相干扰，从而会影响
和干扰芯片内部的信号传输路径，使得功率通过泄漏路径耦合至其他端口，降低了芯片隔离度性能。为了解决以上问题，本专利技术提出了一种提高射频芯片隔离度的封装方法，如图2所示。待封装芯片200具有两个相邻第一引脚A2和第二引脚B2，第一引脚A2通过第一金属导线208连接到第一片外节点205，第二引脚B2通过第二金属导线202连接到片外节点203，为了减小第一金属导线208与第二金属导线202的之间的互感，在第一引脚A2和第二引脚B2之间增加了第三引脚C1和第四引脚C2。其中第三引脚C1和第四引脚C2分别通过第三金属导线206和第四金属导线207共同连接到第二片外节点204，第二片外节点204是地线节点。第三金属导线206和第四金属导线207其封装空间高度上必须有所差异，即第三金属导线206的线弧高于第四金属导线207或者第四金属导线207线弧高于第三金属导线206。这样连接方式下，第三金属导线206、第四金属导线207和与之相连接的第三引脚C1和第四引脚C2之间形成了一个闭合的地线环。采用本专利技术提出的封装方法，由于在第一引脚A2和第二引脚B2之间存在一个闭合的地线环，因此，第二金属导线208所产生的磁力线会终止于地线环，而第一金属导线202所产生的磁力线也会终止于地线环，因而第二金属导线208的磁力线不会干扰第一金属导线202的信号，同理第一金属导线202所产生的磁力线也不会干扰第二金属导线208中的信号。所以，芯片引脚A2和B2相互不会泄露信号，其具有很高的隔离度性能。因此，本专利技术通过在芯片中增加引脚从而形成一个闭合的地线环，有效的阻隔了芯片端口这间的磁力线干扰，提高了芯片的隔离度性能以上所述，仅为本专利技术较佳的具体实施方式，但本专利技术的保护范围并不局限于此，任何熟悉本
的技术人员在本专利技术揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本专利技术的保护范围之内。因此，本专利技术的保护范围应该以权利要求的保护范围为准。本文档来自技高网...

【技术保护点】
一种提高射频芯片隔离度的封装方法，包括封装基板或者封装外壳，金属导线和待封装芯片；其特征在于：所述待封装芯片的引脚通过金属导线连接到所对应的封装基板节点或封装外壳的引脚上；所述待封装芯片引脚中的任意两个相邻引脚：第一引脚和第二引脚；第一引脚通过第一金属导线连接到封装基板的第一节点上或者封装外壳第一引脚上，第二引脚通过第二金属导线连接到封装基板的第二节点上或者封装外壳第二引脚上；并且，所述第一引脚和第二引脚之间插入第三引脚和第四引脚，第三引脚、第四引脚分别通过第三金属导线、第四金属导线与片外地线引脚相连；所述片外地线引脚位于封装基板的节点或者封装外壳引脚上。

【技术特征摘要】
1.一种提高射频芯片隔离度的封装方法，包括封装基板或者封装外壳，金属导线和待封装芯片；其特征在于：所述待封装芯片的引脚通过金属导线连接到所对应的封装基板节点或封装外壳的引脚上；所述待封装芯片引脚中的任意两个相邻引脚：第一引脚和第二引脚；第一引脚通过第一金属导线连接到封装基板的第一节点上或者封装外壳第一引脚上，第二引脚通过第二金属导线连接到封装基板的第二节点上或者封装外壳第二引脚上；并且，所述第一引脚和第二引脚之间插入第三引脚和第四引...

【专利技术属性】
技术研发人员：张黎阳，赵骞，唐东杰，聂庆庆，傅金，
申请(专利权)人：厦门宇臻集成电路科技有限公司，
类型：发明
国别省市：福建;35