一种动态移位寄存器单元及动态移位寄存器制造技术

本发明专利技术提供的动态移位寄存器单元及动态移位寄存器，采用五个MOS管和一个电容即可完成输入信号的移位，即输出端的输出信号在相位上比输入信号滞后1/4周期。该移位寄存器单元利用电容的存储功能，在脉冲信号的第三个1/4周期内，将脉冲信号的有效电平区间输出到输出端，因此，该移位寄存器属于利用电容实现自反馈的动态移位寄存器。本发明专利技术提供的动态移位寄存器利用电容即可实现自反馈，从而简化电路结构，节省版图面积。

【技术实现步骤摘要】

本专利技术涉及寄存器
，特别涉及一种动态移位寄存器单元及动态移位寄存O
技术介绍
当显示器面板工作时，显示器面板的驱动电路必须要有扫描动作，逐一地打开薄膜晶体管阵列的每一条扫描线路，使得此行的数据信号传输进薄膜晶体管阵列内的每一个显示单元。这样的扫描动作是由移位寄存器来完成的。下面结合附图介绍现有技术中的移位寄存器，参见图1，该图为索尼公司的一款移位寄存器的电路图，该移位寄存器对应的专利申请号是US7283117。该移位寄存器包括一个移位器11和一个保持器12。其中，移位器11包括一个与非电路，该与非电路接收输入脉冲st。输入脉冲St作为整个移位寄存器的使能信号，该电路中当输入脉冲st为低电平时，该移位寄存器才开始工作。保持器12包括一个PMOS管Qp21和一个匪OS管Qn21，该PMOS管Qp21和匪OS管 Qn21串联后连接在电源VDD和时钟脉冲ck之间，PMOS管Qp21和NMOS管Qn21的栅极和漏极分别连接在一起。保持器12的输入端A连接与非电路的输出端，保持器12的输出端out作为下一个寄存器的输入端。下面结合图2介绍图1的工作原理，参见图2，该图为图1中的各个信号的波形图。在tll-tl2时间段，输入脉冲st为低电位，PMOS管Qpll打开，NMOS管Qnll关闭， 保持器12的输入端A点电位为高；进而PMOS管Qp21关闭，NMOS管Qn21打开，并将时钟脉冲ck作为输出信号输出至保持器12的输出端out，该时刻时钟脉冲ck为高电位，同样保持器12的输出端out也为高电位。在tl2-tl3 时间段，PMOS 管 Qpll、NMOS 管 Qnll、PMOS 管 Qp21 和 NMOS 管 Qn21 的开关状态与tll-tl2时间段内保持不变，但因为时钟脉冲ck从高电位变为低电位了，所以保持器12的输入端out出为低电位，同时将PMOS管Qpl2打开，保持器12的输入端A点为高电位。在tl3-tl4时间段，输入脉冲St电位从低变为高。PMOS管Qpll关闭，匪OS管Qnll 打开，因为转态瞬间，PMOS管Qpl2因为保持器12的输入端OUT信号的作用，保持打开状态， 进而保持器12的输入端A点保持为高电位，持续将ck的低信号输出至out。在114-t 15时间段，ck变成高电位，保持器12的输出端out也在瞬间变成高电位， 同时作用于NMOS管Qn 12。因为该时刻输入脉冲st也为高电位，作用于NMOS管Qn 11，保持器12的输入端A点变成了低电位，将PMOS管Qp21打开，VDD被输出至保持器12的输入端 out，并形成一个自反馈的循环，保持器12的输出端out输出为高电位，从而完成了一个完整的移位过程。从图2中可以看出，在一个时钟脉冲周期内，保持器12的输出端out的信号比输入脉冲st的信号向后移位了 1/4周期，完成了一个周期内的移位。索尼公司的这款移位寄存器是静态移位寄存器，其工作原理是使用电路本身的自反馈而完成对电路中节点电位的保持，但是这种静态移位寄存器的结构比较复杂，对应的版图面积也较大。
技术实现思路
本专利技术要解决的技术问题是提供一种动态移位寄存器单元及动态移位寄存器，电路结构比较简单，对应的版图面积较小。本专利技术提供一种动态移位寄存器单元，包括第一 PMOS管、第二 PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管和第一电容；所述第一 PMOS管的栅极和第一 NMOS管的栅极均接输入信号；所述第一 PMOS管的漏极和第一 NMOS管的漏极均连接第一节点；所述第一电容连接在所述第一节点和地之间；所述第一 PMOS管的源极和第二 PMOS管的源极均接电源；所述第一 NMOS管的源极连接第二 NMOS管的漏极，第二 NMOS管的源极接地，第二 NMOS管的栅极连接输出端；所述第二 PMOS管的栅极和第三NMOS管的栅极均连接所述第一节点；所述第二 PMOS管的漏极和第三NMOS管的漏极均连接输出端；所述第三NMOS管的源极接脉冲信号。优选地，所述输入信号为低电平有效。本专利技术实施例还提供一种动态移位寄存器，包括脉冲信号发生器，还包括N个所述动态移位寄存器单元，N为正整数；第一个动态移位寄存器单元的输入端连接输入信号， 前一个动态移位寄存器单元的输出信号作为后一个动态移位寄存器单元的输入信号；所述脉冲信号发生器，用于产生依次相差1/4周期相位的脉冲信号，依次作为每个动态移位寄存器单元的脉冲信号。优选地，包括四个所述动态移位寄存器单元，分别为第一动态移位寄存器单元，第二动态移位寄存器单元、第三动态移位寄存器单元和第四动态移位寄存器单元；所述脉冲信号产生器，用于产生依次相差1/4周期相位的四个脉冲信号，分别是第一脉冲信号、第二脉冲信号、第三脉冲信号和第四脉冲信号；第一脉冲信号、第二脉冲信号、第三脉冲信号和第四脉冲信号分别作为第一动态移位寄存器单元，第二动态移位寄存器单元、第三动态移位寄存器单元和第四动态移位寄存器单元的脉冲信号；第一动态移位寄存器单元的输入端连接输入信号，输出端连接第二动态移位寄存器单元的输入端；第二动态移位寄存器单元的输出端连接第三动态移位寄存器单元的输入端；第三动态移位寄存器单元的输出端连接第四动态移位寄存器单元的输入端；第四动态移位寄存器单元的输出端作为下一个动态移位寄存器的输入信号。本专利技术还提供一种动态移位寄存器单元，包括第五PMOS管、第四PMOS管、第五 PMOS管、第四NMOS管、第五NMOS管和第二电容；5所述第四PMOS管的栅极和第四NMOS管的栅极均连接输入信号；所述第四PMOS管的漏极和第四NMOS管的漏极均连接第二节点；所述第五PMOS管的源极连接电源，漏极连接第四PMOS管的源极，栅极连接输出端；所述第四NMOS管的源极接地；所述第二电容连接在电源和第二节点之间；所述第五PMOS管的栅极和第五NMOS管的栅极均连接第二节点；所述第五PMOS管的漏极和第五NMOS管的漏极均连接输出端；所述第五NMOS管的源极接地；所述第五PMOS管的源极接脉冲信号。优选地，所述输入信号为高电平有效。本专利技术还提供一种动态移位寄存器，包括脉冲信号发生器，还包括N个所述动态移位寄存器单元，N为正整数；第一个动态移位寄存器单元的输入端连接输入信号，前一个动态移位寄存器单元的输出信号作为后一个动态移位寄存器单元的输入信号；所述脉冲信号发生器，用于产生依次相差1/4周期相位的脉冲信号，依次作为每个动态移位寄存器单元的脉冲信号。本专利技术实施例还提供一种动态移位寄存器，包括脉冲信号产生器，包括四个所述动态移位寄存器单元，分别为第一动态移位寄存器单元，第二动态移位寄存器单元、第三动态移位寄存器单元和第四动态移位寄存器单元；所述脉冲信号产生器，用于产生依次相差1/4周期相位的四个脉冲信号，分别是第一脉冲信号、第二脉冲信号、第三脉冲信号和第四脉冲信号；第一脉冲信号、第二脉冲信号、第三脉冲信号和第四脉冲信号分别作为第一动态移位寄存器单元，第二动态移位寄存器单元、第三动态移位寄存器单元和第四动态移位寄存器单元的脉冲信号；第一动态移位寄存器单元的输入端连接输入信号，输出端连接第二动态移位寄存器单元的输入端；第二动态移位寄存器单元的输出端连接第三动态移位寄存器单元的本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：钱栋，曾章和，
申请(专利权)人：上海天马微电子有限公司，
类型：发明
国别省市：