一种驱动电路及其移位寄存器制造技术

本发明专利技术提供一种驱动电路及其移位寄存器。该驱动电路包括：第一晶体管，其第一端接收第（n-2）个栅极驱动信号，控制端接收第（n-2）个控制信号；第二晶体管，其第一端接收一高频时钟脉冲信号，第二端输出第n个控制信号，控制端电性耦接第一晶体管的第二端；第三晶体管，其第一端接收该高频时钟脉冲信号，第二端输出第n个栅极驱动信号；以及信号增强电路，接收第（n+2）个控制信号，通过增高公共节点的电压电位以加快第n个栅极驱动信号的下降速度。相比于现有技术，本发明专利技术可加速第n个栅极驱动信号的下降过程，使相应的晶体管快速关闭，从而减小电路功耗，避免出现功耗过高的情形以损坏控制电路板的电子组件。

【技术实现步骤摘要】
一种驱动电路及其移位寄存器
本专利技术涉及一种驱动电路,尤其涉及一种用于阵列基板行驱动(Gate driver OnArray, GOA)面板的驱动电路以及包含该驱动电路的移位寄存器。
技术介绍
在薄膜晶体管液晶显不器(ThinFilm Transistor Liquid CrystalDisplay, TFT-1XD)中，每个像素具有一个薄膜晶体管(Thin Film Transistor, TFT),该薄膜晶体管的栅极电性连接至水平方向的扫描线，漏极电性连接至垂直方向的数据线，而源极电性连接至一像素电极。若在水平方向的某一条扫描线施加足够的正电压，会使得该条扫描线上的所有TFT打开，此时该条扫描线对应的像素电极会与垂直方向的数据线连接，从而将数据线的视讯信号电压写入像素，进而控制不同液晶的透光度以达到控制色彩的效果O当前，现有的很多驱动电路主要是由液晶面板外黏接集成电路(例如，栅极驱动IC或源极驱动IC)来完成。相比之下，阵列基板行驱动(Gate driver On Array, G0A)技术是直接将薄膜晶体管的栅极驱动电路制作在阵列基板上，以代替由外接硅芯片制作的驱动芯片。由于GOA电路可直接制作于液晶面板周围，不仅简化了制程工艺，而且还可降低产品成本，提高TFT-LCD面板的集成度，使面板趋向于更加薄型化。然而，GOA技术需要有高压差的频率讯号输入至玻璃基板内，此时的寄生电容比传统的栅极驱动IC大许多，因此将栅极驱动电路整合在玻璃基板上的技术往往会使整体的功率消耗上升。尤其地，在大尺寸的LCD产品上，若不采取有效的防护措施，则很可能会因为功耗过高导致控制电路板上的组件烧毁。此外，对于便携式的笔记本电脑来说，功耗过高将会缩短续航时间，给用户使用带来诸多不便。有鉴于此，如何降低GOA面板中的驱动电路的功率消耗，延长控制电路板上的组件的使用寿命，提升产品的可靠性，是业内相关技术人员亟待解决的一项课题。
技术实现思路
针对现有技术中的GOA面板在设计时存在的上述缺陷，本专利技术提供一种新颖的驱动电路以及包含该驱动电路的移位寄存器。依据本专利技术的一个方面，提供了一种驱动电路，适于一阵列基板行驱动面板，该驱动电路包括:一第一晶体管，具有控制端、第一端与第二端，所述第一晶体管的第一端接收第(n-2)个栅极驱动信号，所述第一晶体管的控制端接收第(n-2)个控制信号；一第二晶体管，具有控制端、第一端与第二端，所述第二晶体管的第一端接收一高频时钟脉冲信号，所述第二晶体管的第二端输出第η个控制信号，所述第二晶体管的控制端电性耦接所述第一晶体管的第二端；一第三晶体管，具有控制端、第一端与第二端，所述第三晶体管的第一端接收所述高频时钟脉冲信号，所述第三晶体管的第二端输出第η个栅极驱动信号，所述第三晶体管的控制端电性耦接至所述第一晶体管的第二端；以及一信号增强电路，电性耦接至所述第一晶体管的第二端、所述第二晶体管的控制端及所述第三晶体管的控制端从而形成一公共节点，所述信号增强电路接收第(η+2)个控制信号，通过增高所述公共节点的电压电位以加快第η个栅极驱动信号的下降速度。在其中的一实施例中，该信号增强电路包括一第四晶体管。第四晶体管的控制端用于接收第(η+2)个控制信号，且所述第四晶体管的第二端电性耦接至所述公共节点。在其中的一实施例中，第四晶体管的第一端与控制端彼此电性连接。在其中的一实施例中，第四晶体管的第一端接收第(η+2)个栅极驱动信号。在其中的一实施例中，第四晶体管的第一端电性连接至一阈值电压，所述阈值电压为高逻辑电位。在其中的一实施例中，当第四晶体管接收第(η+2)个控制信号时，第四晶体管处于开通状态。依据本专利技术的又一个方面，提供了一种移位寄存器，适于一阵列基板行驱动面板，该移位寄存器包括:一第一上拉单元，用以接收第(η+2)个控制信号，并输出第η个驱动信号；一第二上拉单元，用以接收第(n-2)个栅极驱动信号以及第(n-2)个控制信号，所述第二上拉单元的输出端电性连接至所述第一上拉单元的输出端；一驱动电路，用以接收一高频时钟脉冲信号以及所述第η个驱动信号，并且输出第η个栅极驱动信号；一第一下拉单元，接收第一低频时钟脉冲信号、所述第η个驱动信号、所述第η个栅极驱动信号；以及一第二下拉单元，接收第二低频时钟脉冲信号、所述第η个驱动信号、所述第η个栅极驱动信号，其中所述移位寄存器通过增高第η个驱动信号的电压电位以加快第η个栅极驱动信号的下降速度。在其中的一实施例中，所述第一下拉单元和所述第二下拉单元均包括级联的下拉控制电路和下拉电路，其中，所述下拉控制电路接收低频时钟脉冲信号以及所述第η个驱动信号，所述下拉电路接收所述第η个栅极驱动信号。在其中的一实施例中，第一上拉单元还接收第(η+2)个栅极驱动信号。在其中的一实施例中，所述第一上拉单元还接收一阈值电压，所述阈值电压为高逻辑电位。采用本专利技术的驱动电路及其移位寄存器，第一晶体管的第一端和控制端分别接收第(n-2)个栅极驱动信号和第(n-2)个控制信号，第二晶体管的第一端接收一高频时钟脉冲信号且第二端输出第η个控制信号，第三晶体管的第一端接收该高频时钟脉冲信号且第二端输出第η个栅极驱动信号，并且信号增强电路电性耦接至第一晶体管、第二晶体管和第三晶体管以形成一公共节点，通过增高该公共节点的电压电位可加快第η个栅极驱动信号的下降速度，降低该第η个栅极驱动信号的漏电情形。相比于现有技术，本专利技术可增高第η个驱动信号的电压电位，进而加快第η个栅极驱动信号的下降速度，使得相应的晶体管快速关闭，从而减小电路功耗，避免出现功耗过高的情形以损坏控制电路板的电子组件。【附图说明】读者在参照附图阅读了本专利技术的【具体实施方式】以后，将会更清楚地了解本专利技术的各个方面。其中，图1示出依据本专利技术的一实施方式的驱动电路示意图；图2示出依据本专利技术的另一实施方式的驱动电路示意图；图3示出依据本专利技术的又一实施方式的驱动电路示意图；图4A示出依据本专利技术一实施方式的移位寄存器的结构框图；图4B示出图4A的移位寄存器的示意性的电路结构示意图；图5A示出依据本专利技术另一实施方式的移位寄存器结构框图；图5B不出图5A的移位寄存器的不意性的电路结构不意图；图6A示出依据本专利技术再一实施方式的移位寄存器结构框图；以及图6B示出图6A的移位寄存器的示意性的电路结构示意图。【具体实施方式】为了使本申请所揭示的
技术实现思路
更加详尽与完备，可参照附图以及本专利技术的下述各种具体实施例，附图中相同的标记代表相同或相似的组件。然而，本领域的普通技术人员应当理解，下文中所提供的实施例并非用来限制本专利技术所涵盖的范围。此外，附图仅仅用于示意性地加以说明，并未依照其原尺寸进行绘制。下面参照附图，对本专利技术各个方面的【具体实施方式】作进一步的详细描述。图1示出依据本专利技术的一实施方式的驱动电路示意图。参照图1，在该实施例中，适于阵列基板行驱动(Gate driver On Array, GOA)面板的驱动电路I包括一第一晶体管T1、一第二晶体管T2、一第三晶体管T3、一第四晶体管T4和一信号增强电路IOI。例如，第一晶体管Tl至第四晶体管T4均为薄膜晶体管(Thin Film Transistor，TFT)，则晶体管的控制端对应薄膜晶体管的栅极本文档来自技高网...

【技术保护点】
一种驱动电路，适于一阵列基板行驱动面板，其特征在于，所述驱动电路包括：一第一晶体管，具有控制端、第一端与第二端，所述第一晶体管的第一端接收第（n?2）个栅极驱动信号，所述第一晶体管的控制端接收第（n?2）个控制信号；一第二晶体管，具有控制端、第一端与第二端，所述第二晶体管的第一端接收一高频时钟脉冲信号，所述第二晶体管的第二端输出第n个控制信号，所述第二晶体管的控制端电性耦接所述第一晶体管的第二端；一第三晶体管，具有控制端、第一端与第二端，所述第三晶体管的第一端接收所述高频时钟脉冲信号，所述第三晶体管的第二端输出第n个栅极驱动信号，所述第三晶体管的控制端电性耦接至所述第一晶体管的第二端；以及一信号增强电路，电性耦接至所述第一晶体管的第二端、所述第二晶体管的控制端及所述第三晶体管的控制端从而形成一公共节点，所述信号增强电路接收第（n+2）个控制信号，通过增高所述公共节点的电压电位以加快第n个栅极驱动信号的下降速度。

【技术特征摘要】
1.一种驱动电路，适于一阵列基板行驱动面板，其特征在于，所述驱动电路包括: 一第一晶体管，具有控制端、第一端与第二端，所述第一晶体管的第一端接收第(n-2)个栅极驱动信号，所述第一晶体管的控制端接收第(n-2)个控制信号； 一第二晶体管，具有控制端、第一端与第二端，所述第二晶体管的第一端接收一高频时钟脉冲信号，所述第二晶体管的第二端输出第η个控制信号，所述第二晶体管的控制端电性耦接所述第一晶体管的第二端； 一第三晶体管，具有控制端、第一端与第二端，所述第三晶体管的第一端接收所述高频时钟脉冲信号，所述第三晶体管的第二端输出第η个栅极驱动信号，所述第三晶体管的控制端电性耦接至所述第一晶体管的第二端；以及 一信号增强电路，电性耦接至所述第一晶体管的第二端、所述第二晶体管的控制端及所述第三晶体管的控制端从而形成一公共节点，所述信号增强电路接收第(η+2)个控制信号，通过增高所述公共节点的电压电位以加快第η个栅极驱动信号的下降速度。2.根据权利要求1所述的驱动电路，其特征在于，所述信号增强电路包括一第四晶体管，具有控制端、第一端与第二端，所述第四晶体管的控制端用于接收第(η+2)个控制信号，且所述第四晶体管的第二端电性耦接至所述公共节点。3.根据权利要求2所述的驱动电路，其特征在于，所述第四晶体管的第一端与控制端彼此电性连接。4.根据权利要求2所述的驱动电路，其特征在于，所述第四晶体管的第一端接收第(η+2)个栅极驱动信号。5.根据权利要求2所述的驱动电路，其特征在于，...

【专利技术属性】
技术研发人员：陈嘉亨，林炜力，董哲维，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：