接触孔的形成方法技术

一种接触孔的形成方法，包括：提供半导体基底，所述半导体基底上形成有MOS晶体管；依次形成第一阻挡层和介质层，覆盖所述MOS晶体管和半导体基底，所述第一阻挡层与所述介质层的刻蚀选择比大于等于10；对所述介质层进行刻蚀，在所述MOS晶体管的栅极、源极和漏极上方分别形成第一开口、第二开口和第三开口，所述第一开口、第二开口和第三开口的底部暴露出所述第一阻挡层；去除所述第一开口、第二开口和第三开口底部的第一阻挡层。本发明专利技术可以避免接触孔的形成过程中对栅极造成损伤，利于改善器件性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造技术，尤其涉及一种。
技术介绍
在半导体制造过程中，在半导体基底上形成MOS晶体管之后，会在其上形成介质层以覆盖MOS晶体管，并在MOS晶体管的栅极、源极和漏极上方的介质层中通过刻蚀等工艺形成开口，暴露出所述栅极、源极和漏极，所述开口称为接触孔(Contact)。在后续的工艺中，在所述接触孔中填充金属，如钨，形成栓塞(Plug)，以实现MOS晶体管与上层互连结构之间的互连。图1至图3示出了现有技术的一种对应的中间结构的剖面图。参考图1，提供半导体基底10，所述半导体基底10中形成有MOS晶体管，所述MOS 晶体管包括栅极11，源极12和漏极13，所述半导体基底10上依次形成有阻挡层14和介质层15。所述阻挡层14和介质层15的材料不同，一般的，所述阻挡层14的材料为氮化硅，所述介质层15的材料为氧化硅。参考图2，对所述介质层15进行刻蚀，在栅极11、源极12和漏极13上方的介质层 15中分别形成第一开口 16、第二开口 17和第三开口 18。所述刻蚀过程可以采用干法刻蚀， 主要的刻蚀气体可以为六氟化碳(C4F6)，由于介质层15和阻挡层14的材料不同，刻蚀过程在所述阻挡层14的表面停止，使得第一开口 16、第二开口 17和第三开口 18的底部暴露出所述阻挡层14。参考图3，去除所述第一开口 16、第二开口 17和第三开口 18底部的阻挡层14，暴露出所述栅极11、源极12和漏极13，从而完成接触孔的形成过程。所述阻挡层14的去除方法可以是干法刻蚀，刻蚀气体可以主要包括四氟化碳(CF4)。仍然参考图2，由于MOS晶体管的栅极11高于源极12和漏极13，使得经过平坦化后的介质层15在栅极11上方的厚度要小于源极12和漏极13上方的厚度。因此，在对介质层15的刻蚀过程中，为了刻穿源极12和漏极13上方的介质层15，会对栅极11上方的阻挡层14造成过刻，使得第一开口 16底部的阻挡层14的厚度小于第二开口 17和第三开口 18底部的阻挡层14的厚度。继续参考图3，由于第一开口 16底部的阻挡层14的厚度较小，因此，在刻蚀去除各开口底部的阻挡层14的工艺过程中，会对栅极11产生过刻，从而对栅极11造成损伤，影响其与后续形成的栓塞之间的接触电阻。尤其的，现有技术中为了降低接触电阻，在形成MOS 晶体管之后，还在栅极11、源极12和漏极13的顶部形成自对准的金属硅化物(Silicide)， 如硅化镍(NiSi)等，对栅极11的过刻会损伤其表面的金属硅化物，增大栅极11与栓塞之间的接触电阻，影响器件性能。关于接触孔的更多详细内容，请参见专利号为7，541, 271的美国专利。
技术实现思路
本专利技术解决的问题是接触孔的形成过程中对栅极造成损伤的问题，以改善器件性能。为解决上述问题，本专利技术提供了一种，包括提供半导体基底，所述半导体基底上形成有MOS晶体管；依次形成第一阻挡层和介质层，覆盖所述MOS晶体管和半导体基底，所述第一阻挡层与所述介质层的刻蚀选择比大于等于10 ；对所述介质层进行刻蚀，在所述MOS晶体管的栅极、源极和漏极上方分别形成第一开口、第二开口和第三开口，所述第一开口、第二开口和第三开口的底部暴露出所述第一阻挡层；去除所述第一开口、第二开口和第三开口底部的第一阻挡层。可选的，在形成所述第一阻挡层之前，还包括形成第二阻挡层，覆盖所述MOS晶体管和半导体基底；在去除所述第一开口、第二开口和第三开口底部的第一阻挡层之后，还包括去除所述第一开口、第二开口和第三开口底部的第二阻挡层，分别暴露出所述栅极、 源极和漏极。可选的，所述第二阻挡层的材料为氮化硅。可选的，所述第一阻挡层的材料为可灰化(ashable)材料。可选的，所述第一阻挡层的材料为无定形碳，所述介质层的材料为氧化硅。可选的，使用灰化法去除所述第一开口、第二开口和第三开口底部的第一阻挡层。可选的，所述灰化法使用的反应气体为氧气或氧气的等离子体。可选的，使用干法刻蚀对所述介质层进行刻蚀，刻蚀气体包括C4F6。可选的，所述第一阻挡层的厚度为100 A至200 A。与现有技术相比，本专利技术具有以下优点本技术方案在半导体基底上依次形成第一阻挡层和介质层，覆盖MOS晶体管和半导体基底，且第一阻挡层与介质层的刻蚀选择比大于等于10，之后再分别对MOS晶体管的栅极、源极和漏极上方的介质层和第一阻挡层进行刻蚀，形成接触孔。由于第一阻挡层与介质层的刻蚀选择比较大，因而在刻蚀介质层的过程中，有效减小了对栅极上方的第一阻挡层的过刻，从而有效减小了刻蚀第一阻挡层时对栅极的过刻和损伤，有利于减小栅极与栓塞之间的接触电阻，改善器件的性能。进一步的，本技术方案选用的第一阻挡层的材料为可灰化材料，可以通过灰化法将其去除，进一步减少了对栅极的过刻和损伤。附图说明图1至图3是现有技术的中间结构的剖面图；图4是本专利技术实施例的的流程示意图；图5至图8是本专利技术第一实施例的的中间结构的剖面图；图9至图13是本专利技术第二实施例的的中间结构的剖面图。具体实施例方式现有技术在形成接触孔的过程中，由于栅极上方的介质层的厚度较小，小于源极和漏极上方的介质层的厚度，使得栅极上方的阻挡层被过刻，由于现有技术中的阻挡层的材料一般是氮化硅、介质层的材料一般是氧化硅，其刻蚀选择比约为5，使得栅极上方的阻挡层被过刻，厚度明显偏小，进而在刻蚀去除阻挡层的过程中，造成栅极的过刻和损伤，增大了栅极和栓塞之间的接触电阻，影响了器件性能。本技术方案在半导体基底上依次形成第一阻挡层和介质层，覆盖MOS晶体管和半导体基底，且第一阻挡层与介质层的刻蚀选择比大于等于10，之后再分别对MOS晶体管的栅极、源极和漏极上方的介质层和第一阻挡层进行刻蚀，形成接触孔。由于第一阻挡层与介质层的刻蚀选择比较大，因而在刻蚀介质层的过程中，有效减小了对栅极上方的第一阻挡层的过刻，从而有效减小了刻蚀第一阻挡层时对栅极的过刻和损伤，有利于减小栅极与栓塞之间的接触电阻，改善器件的性能。进一步的，本技术方案选用的第一阻挡层的材料为可灰化材料，可以通过灰化法将其去除，进一步减少了对栅极的过刻和损伤。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在以下描述中阐述了具体细节以便于充分理解本专利技术。但是本专利技术能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广。因此本专利技术不受下面公开的具体实施方式的限制。图4示出了本专利技术实施例的的流程示意图，包括步骤S21，提供半导体基底，所述半导体基底上形成有MOS晶体管；步骤S22，依次形成第一阻挡层和介质层，覆盖所述MOS晶体管和半导体基底，所述第一阻挡层与所述介质层的刻蚀选择比大于等于10 ；步骤S23，对所述介质层进行刻蚀，在所述MOS晶体管的栅极、源极和漏极上方分别形成第一开口、第二开口和第三开口，所述第一开口、第二开口和第三开口的底部暴露出所述第一阻挡层；步骤S24，去除所述第一开口、第二开口和第三开口底部的第一阻挡层。图5至图8示出了本专利技术第一实施例的的中间结构的剖面图， 下面结合图4和图5至图8对本专利技术第一实施例进行详细说明。结合图4和图8，执行步骤S21，提供半导体基底，所述半导体基底上形成有MOS本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：黄敬勇，韩秋华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：