一种电路装置包括输入端、输出端、致能模块、第一功能模块及第二功能模块；其中，致能模块耦接于输入端，经由输入端接收输入电压，并于输入电压介于第一电压范围时输出致能信号；第一功能模块耦接于致能模块与输出端，根据致能信号执行测试模式，以及送出测试结果至输出端；第二功能模块耦接于输入端，经由输入端接收输入电压，并于输入电压介于第二电压范围时执行一般模式。
【技术实现步骤摘要】
本专利技术涉及一种电路装置，尤指一种具有内部测试功能的电路装置。
技术介绍
在量测芯片时，有时候常会需要针对芯片内部的某些功能进行分析，但因内部运算的功能并未定义在芯片的规格内，所以使用正常测量方法时并无法从芯片的脚位量测到所需要的内部功能。
技术实现思路
有鉴于此，本专利技术揭示一种具有内部测试功能的电路装置，当某个特定范围内的电压被施加到电路装置的输入端时，电路装置即会启动内部测试功能。此时电路装置进入测试模式，并从输出端送出测试结果，以提供测试者得知电路装置内部的特定参数。依据一实施例，本专利技术的电路装置包括一输入端、一输出端、一致能模块、一第一功能模块及一第二功能模块。致能模块耦接于输入端，经由输入端接收一输入电压，并于输入电压介于一第一电压范围时输出一致能信号。第一功能模块耦接于致能模块与输出端， 根据致能信号执行一测试模式，以及送出一测试结果至输出端。第二功能模块耦接于输入端，经由输入端接收输入电压，并于输入电压介于一第二电压范围时执行一般模式。依据另一实施例，本专利技术的电路装置包括一输入端、多个输出端、一致能模块及一功能模块。致能模块耦接于输入端，经由输入端接收一输入电压，并于输入电压分别介于相异的电压范围时，分别输出相异的致能信号。功能模块耦接于致能模块与多个输出端，根据相异的致能信号分别对应执行相异的测试模式，以及对应送出相异的测试结果至对应的输出端。依据又一实施例，本专利技术的致能模块包括多个反向器与一编码器，其中，多个反向器接收一输入电压，在输入电压介于一第一电压范围时，输出第一组逻辑电平。编码器耦接于多个反向器与一功能模块，接收第一组逻辑电平，以及输出一致能信号至功能模块。综上所述，本专利技术前述各实施例所揭示的电路装置，其在一个特定范围之外的电压被施加到输入端时，执行一般模式。另外，在该特定范围之内的电压被施加到相同的输入端时，电路装置执行测试模式，并且从输出端送出测试结果。如此，测试者即可以针对电路装置内部的某些功能进行测试与分析，以解决在正常测量时无法从电路装置量测到所需要的内部功能的问题。附图说明图1为本专利技术第一实施例的电路装置功能方块示意图；图2为本专利技术第一实施例的致能模块电路功能示意图；图3为第一实施例相关图表；图4为本专利技术第二实施例的电路装置功能方块示意图5为本专利技术第二实施例的致能模块电路功能示意图；图6为第二实施例相关图表；及图7至图11为本专利技术各种相异结构的致能模块电路功能示意图。主要元件附图标记说明本专利技术电路装置1输入端IN输出端OUT致能模块10、20、3、4、5、6、7第一功能模块12第二功能模块14输入接脚PO输出接脚Pl Pn禁能信号Si，输入电压Vin致能信号Si、Sll Sln测试结果S2、S21 S2n操作状态信号S3反向器101、102、201、202、203、204、30、40、50、60、70编码器104、206、32、42、52、62、72逻辑电平TK1、TK2、TK3、TK4输出端OUTl OUTn功能模块22第一输出端Ql第二输出端Q2异或非门(XNOR)2062异或门(XOR)206具体实施例方式参考图1，图1为本专利技术第一实施例的电路装置功能方块示意图。电路装置1包括一输入端IN、一输出端OUT、一致能模块10、一第一功能模块12及一第二功能模块14。电路装置1可以为一电路芯片(Chip)的型态，也可以为一集成电路(IC Package)的型态，其中，当电路装置1为集成电路的型态时，输入端IN即为集成电路的一输入接脚P0，输出端 OUT即为集成电路的一输出接脚PI。再次参考图1。致能模块10耦接于输入端IN，经由输入端IN接收一输入电压Vin， 并于输入电压Vin介于一第一电压范围Vscopl时输出一致能信号Si。第一功能模块12耦接于致能模块10与输出端OUT，根据致能信号Sl执行一测试模式，以及送出一测试结果S2 至输出端OUT。前述中，第一电压范围Vin介于一第一预设电压VTH与一第二预设电压VTL 之间。再次参考图1。第一功能模块12依据致能信号Si，运算出预先设计在电路装置1 内部的各种参数值。当电路装置1为一个充电电路芯片时，第一功能模块12即可以根据致能信号Sl执行测试模式，并且依据该测试模式的执行，得以测试充电电路芯片内部所预设的充电截止电压值(Cut-off charge voltage)或放电截止电压值(Cut-off discharge voltage)，并且，将测试结果S2送至输出端OUT。再次参考图1。第二功能模块14耦接于输入端IN，经由输入端IN接收输入电压 Vin,并于输入电压Vin介于一第二电压范围Vsc0p2时执行一般模式。前述中的第二电压范围Vsc0p2不等于第一电压范围Vscopl。另外，第二功能模块14在输入电压Vin介于第二电压范围Vsc0p2时执行一般模式，该一般模式包括了电路装置1各种的应用功能。如此，当电路装置1的输入端IN接收到的输入电压Vin落在第二电压范围Vsc0p2 时，(即第一预设电压VTH与第二预设电压VTL之外时)，第二功能模块14被启动，以让电路装置1工作在一般模式。此时，致能模块10停止致能信号Sl送至第一功能模块12，导致第一功能模块12停止输出测试结果S2，改以输出一操作状态信号S3。相对的，当电路装置1的输入端IN接收到的输入电压Vin落在第一电压范围 Vscopl时，(即第一预设电压VTH与第二预设电压VTL之间时)，第二功能模块14停止运作，电路装置1工作在测试模式。此时，致能模块10将致能信号Sl送至第一功能模块12， 以令第一功能模块12输出测试结果S2，同时，停止操作状态信号S3的输出。如此，当第一预设电压VTH与第二预设电压VTL范围内的输入电压Vin被施加到电路装置1的单一输入端IN时，电路装置1即会进入测试模式，并从输出端OUT送出测试结果S2，以提供测试者得知电路装置1内部的特定参数。配合图1，请参考图2。图2为本专利技术第一实施例的致能模块电路功能示意图。致能模块10包括多个反向器101、102与一编码器104，在此以二个反向器101、102作说明，但不以此为限制。致能模块10主要利用不同宽长比(W/L)的反相器101、102作为第一电压范围Vscopl与第二电压范围Vsc0p2的设计依据，因此，改变反相器101、102的宽长比(W/ L)即可以相对改变第一电压范围Vscopl与第二电压范围Vsc0p2。再次参考图2。二个反向器101、102共同耦接于输入端IN与编码器104之间，其中，二个反向器101、102接收输入电压Vin，并于输入电压Vin介于第一电压范围Vscopl 时，输出一第一组逻辑电平。另外，二个反向器101、102于输入电压Vin不介于第一电压范围Vscopl时(即落在第二电压范围Vsc0p2)，输出一第二组逻辑电平。同时，编码器104耦接于二个反向器101、102与第一功能模块12，其接收第一组逻辑电平，以及输出致能信号 Sl至第一功能模块12。配合图3，再参考图2。在第一实施例中，依据致能模块10输出的需求，而将编码器 104设计为一个异或门O(OR)，但不以此为限制。在输入电压Vin介于第一电压范围Vscopl 时(第一预本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：陈国强，陈宴毅，
申请(专利权)人：富晶电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。