一种半导体结构及其制造方法技术

本发明专利技术公开了一种半导体结构及其制造方法，所述结构包括：半导体衬底，所述半导体衬底上包括器件结构；形成于所述器件结构上的层间介质层，所述层间介质层中有沟槽，所述沟槽包括一体成型的通孔槽和导电连线槽，所述导电连线槽位于通孔槽之上；填充于所述沟槽的导电层，所述导电层与所述器件结构电连接；其中，所述导电层中包括导电材料和被所述导电材料包围的纳米管/线层。所述结构的导电层具有好的导热性、导电性及高抗电迁移率，能够有效阻挡金属离子向外扩散。

【技术实现步骤摘要】

本专利技术通常涉及，具体来说，涉及一种具有更好性能的互连结构(Interconnect)的半导体结构及其制造方法。
技术介绍
随着半导体技术的飞速发展，具有更高性能和更强功能的集成电路要求更大的元件密度，CMOS (互补型金属氧化物半导体)器件和金属连线等部件的尺寸需要进一步缩小， 这使得器件的速度越来越快，由于金属连线的尺寸变小同时也导致了金属连线的电阻越来越大，因此出现了金属连线的信号传输速率跟不上器件的速度的问题。在跨入纳米时代以后，随着器件尺寸的进一步缩小，局部互连结构，包括一体成型的通孔和金属走线，被具有更小电阻率和更高抗电迁移率的金属铜或其他材料取而代之。 然而这些金属材料中的金属离子很容易扩散到半导体结构中，导致器件结构的短路或其他性能不良的问题。因此，有必要提出一种新型的半导体结构及其制造方法，以解决上述互连结构中存在的问题。
技术实现思路
本专利技术提供了一种半导体结构的制造方法，所述方法包括提供半导体衬底，所述半导体衬底上包括器件结构；在所述器件结构上形成层间介质层，以及图形化所述层间介质层以形成沟槽，所述沟槽包括一体成型的通孔槽和导电连线槽，所述导电连线槽位于通孔槽之上；在所述沟槽内形成填满所述沟槽的导电层，所述导电层与所述器件结构电连接； 其中，所述导电层中包括导电材料和被所述导电材料包围的纳米管/线层。本专利技术还提供了根据上述方法形成的半导体结构，所述结构包括半导体衬底，所述半导体衬底上包括器件结构；形成于所述器件结构上的层间介质层，所述层间介质层中有沟槽，所述沟槽包括一体成型的通孔槽和导电连线槽，所述导电连线槽位于通孔槽之上； 填充于所述沟槽中的导电层，所述导电层与所述器件结构电连接；其中，所述导电层中包括导电材料和被所述导电材料包围的纳米管/线层。本专利技术实施例所述的半导体结构制造方法形成的金属连线和通孔一体成型的互连结构，由包括导电材料和导电材料包围的纳米管/线层形成，由于纳米管/线具有独特的物理结构和物理化学性质，使导电层具有好的导热性、导电性及高抗电迁移率，进而提高导电层的信号传输速率，使其信号传输速率与不断提高的器件速度相匹配。此外由于碳纳米管/线为单层碳原子或金属原子形成的结构，有利于阻挡导电材料中的金属或其他离子向半导体结构中的其他位置扩散，能够得到优质的互连接触，减少半导体结构中的短路现象。附图说明图1示出了根据本专利技术的实施例的半导体结构的制造方法流程图2-14示出了根据本专利技术的实施例的半导体结构的各个制造阶段对应的截面示意图；图15示出了本专利技术实施例中竖直方向的纳米管/线的示意图；图16示出了本专利技术实施例中水平方向的纳米管/线的示意图；图17示出了本专利技术实施例中纳米管/线网的示意图。具体实施例方式本专利技术通常涉及制造半导体结构的方法。下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简化本专利技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本专利技术。此外，本专利技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本专利技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。参考图1，图1示出了根据本专利技术的实施例的半导体结构的制造方法的流程图。在步骤S01，参考图2，提供半导体衬底200，所述半导体衬底200上包括器件结构300，参考图 3。衬底200包括位于晶体结构中的硅衬底(例如晶片)，还可以包括其他基本半导体或化合物半导体，例如Ge、SiGe, GaAs, InP, Si:C或金刚石等。根据现有技术公知的设计要求 (例如P型衬底或者η型衬底)，衬底200可以包括各种掺杂配置。此外，可选地，衬底200 可以包括外延层，可以被应力改变以增强性能，以及可以包括绝缘体上硅(SOI)结构。所述器件结构可以包括晶体管、二极管或其他半导体组件、以及其他电学器件或互连结构等。参考图2，图2示出了本专利技术的器件结构的一个实施例半导体器件300。所述半导体器件300的形成方法可以包括，首先在半导体衬底200上依次形成栅介质层202以及栅电极204。而后，进行倾角离子注入，在半导体衬底200内形成源/漏延伸区208，或者可以进一步形成晕环(Halo)注入区。而后，环绕所述栅介质层202和栅电极204的外侧壁形成侧墙206，并以栅电极204和侧墙206为掩膜，进行离子注入，在栅电极204两侧的半导体衬底内形成源/漏区210，并退火以激活注入的离子，从而在栅电极204两侧的半导体衬底内形成源/漏区210。而后，覆盖所述器件形成层间介质层212，以及在位于源/漏区 210的层间介质层212内形成接触214，上述半导体衬底上的半导体器件300的结构和形成方法仅是示例，还可以是其他的器件结构，还可以包括其他的半导体部件以及其他介质层、 其他的互连结构等，此处仅为示例，对本专利技术并不做任何限定。在步骤S02，在所述器件结构300上形成层间介质层310，以及图形化所述层间介质层310以形成沟槽320，所述沟槽320包括一体成型的通孔槽320-1和导电连线槽320-2， 参考图2。可以通过大马士革工艺(Damascene)，图形化所述层间介质层310，在其内形成包括通孔槽320-1和导电连线槽320-2的沟槽320，可以先形成通孔槽320-1而后形成导电连线槽320-2，也可以先形成导电连线槽320-2，而后形成通孔槽320-1。从图2中也可以看出，通孔槽与器件结构之间相通，从而在填充了导电材料之后，能够与器件结构之间实现电连接。可选地，在形成沟槽320后，可以在其侧壁上形成绝缘层(图中未示出)，所述绝缘层包括氮化物、氧化物或其他合适的材料，以防止之后形成的导电层中的金属离子扩散至半导体结构中。优选地，在形成沟槽320或绝缘层后，可以在所述沟槽320的底部和侧壁形成阻挡层330，参考图2。可以通过传统的沉积工艺，例如PVD的方法，在所述沟槽320内壁沉积阻挡层330，阻挡层由包括TaN、TiN, Ta、Ti、TiSiN, TaSiN, Tiff, WN或Ru中的任一种或多种的组合形成。所述阻挡层起到防止之后形成的导电层中的金属离子扩散至半导体结构中的作用。在步骤S03，在所述沟槽320内形成填满所述沟槽320的导电层，其中所述导电层包括导电材料340和被导电材料340包围的纳米管/线层350。 具体来说，首先，可以通过例如CVD的方法，在所述阻挡层330上沉积导电材料，可以是金属材料，例如铜种子层340，金属材料还可以包括铝、钨或其他合适的材料，而后在铜种子层340上形成碳纳米管/线层350，以所述沟槽320底部平面的方向为水平方向的参考方向，在一个实施例中，碳纳米管/线层350可以是水平方向的纳米管/线，参考图3，在另外的实施例中，还可以是竖直方向的纳米管/线，参考图7，在又一个实施例中，还可以是纳米管/线网，参考图11，其中纳米线本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：钟汇才，梁擎擎，骆志炯，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：