具有并联电阻的电路装置制造方法及图纸

本发明专利技术涉及具有并联电阻的电路装置。本发明专利技术涉及一种具有装配有并联电阻（３）的电路载体（２）的电路装置。该装置包括：具有上侧（５ａ）的扁平绝缘载体（５）以及施加到该上侧（５ａ）上的结构化的金属化层（６）；第一功率半导体芯片（１），其布置在金属化层（６）的第一片段（６１）上并且具有与第一片段（６１）导电地连接的第一下芯片负载接线端子（１１）。并联电阻（３）布置在金属化层（６）的第二片段（６２）上并且具有与第二片段（６２）导电连接的下主接线端子（３１）。在第一片段（６１）与第二片段（６２）之间构造有导电连接（４），其包括构造在第一片段与第二片段之间的狭窄部（４０），在电路装置运行时在第一下芯片负载接线端子（１１）与下主接线端子（３１）之间流动的电流必然经过狭窄部（４０）。

【技术实现步骤摘要】

本专利技术涉及借助于并联电阻的电阻测量。并联电阻具有两个在下面被称为主接线端子的接线端子，借助于这些接线端子，电阻元件与要测量的电流串联。通过确定在电阻元件上下降的电压，可以结合电子元件的已知电阻值来确定在主接线端子之间流动的负载电流。为了在此获得尽可能高的测量精度，原则上所期望的是尽可能高的测量电压，这要求高的电阻值。但是，另一方面，应当将电阻值保持得尽可能小，因为损耗功率与电阻元件的电阻成比例地升高。除了高的损耗功率本身由于与此联系的发热而已经是不期望的以外，这样的发热还改变电阻元件的电流电压特征曲线。因此，在实际中，必须始终找出恰好仍允许的损耗功率与所要求的测量精度之间的折衷。但是不是总能找出满足全部竞争性边界条件的折衷。
技术介绍
造成困难的还有，在电路装置中要利用并联电阻来测量的电流例如在该电流在电路板的导体平面中流动时可能在其在导体平面上的电流分布方面根据相应的电路状态而变化，使得电流测量的结果高度地取决于电路装置的相应电路状态下的电流分布。因此，在具有桥电路的功率半导体模块中的电路装置的情况下，确定总电流值与实际电流值之间的取决于电流方向的偏差为高达2%。但是所期望的是实现或更低的偏差。在制造多个尤其是具有用于利用并联电阻进行电流测量的组件的相同电路装置时，同样可能出现测量不精确性。在理想情况下，用来分接出在并联电阻上下降的电压的分接头在不同的电路装置中恰好安装在对应的相同位置处。但是在实际中，由于不可避免的制造公差而得出与理想情况的偏差，使得在不同电路装置中，在意义上分别相同的电势分接头在不同电路装置的一般相同的构造和相同的通电关系的情况下分接出不同的电势。此外，常规的并联电阻通常具有两个主接线端子，这两个主接线端子都被焊接到电路载体的金属化部上。这样的构造要求电路载体上的许多空间，这转化为费用。这尤其是在将昂贵的陶瓷衬底用作电路载体时是重要的。此外，这样的并联电阻在电路载体上的安装要求特有的工艺技术，这同样提高了制造成本和制造费用。此外，这些并联电阻由于其构造方式而要求较长的通电线路，由此显著提高了电感。但是由此尤其是可能在快速开关过程中导致高的感应电压，由于该感应电压，在并联电阻处分接的测量信号可能失真。
技术实现思路
本专利技术的任务在于，提供一种具有并联电阻的电路装置，该电路装置实现利用并联电阻的精确测量，其中并联电阻要求尽可能小的空间，并且该电路装置可以以小的成本来制造。本专利技术的另一任务在于，提供一种具有这样的电路装置的功率半导体模块。这些任务通过根据权利要求1所述的电路装置以及通过根据权利要求17所述的功率半导体模块来解决。本专利技术的配置和改进是从属权利要求的主题。本专利技术设置了具有所装配的电路载体的电路装置，该电路载体具有带有上侧的扁平绝缘载体以及在该上侧施加的结构化的金属化层。此外，该电路装置包括第一功率半导体芯片，该第一功率半导体芯片布置在金属化层的第一片段上并且具有第一下芯片负载接线端子，该第一下芯片负载接线端子与第一片段导电地连接。此外，设置有并联电阻，该并联电阻布置在金属化层的第二片段上并且具有下主接线端子，该下主接线端子与第二片段导电地连接。在第一片段与第二片段之间构造有导电连接，该导电连接包括在第一片段与第二片段之间构造的狭窄部，在电路装置运行时，在第一下芯片负载接线端子与并联电阻的第一主接线端子之间流动的电流必然经过该狭窄部。利用一个或多个这样的电路载体， 可以实现功率半导体模块。附图说明下面参考附图根据多个实施例来阐述本专利技术。图1示出具有并联电阻的电路装置的原理图，该电路装置可以采取不同的开关状态，在这些开关状态中电流以不同的方向流经该并联电阻；图2A示出具有结构化的金属化层的电路载体，该金属化层具有两个通过该金属化层的狭窄部导电地彼此连接的片段，其中一个片段装配有功率半导体芯片，并且另一片段装配有并联电阻；图2B示出具有在图2A中所示的在其被装配有两个功率半导体芯片和一个并联电阻以后的电路载体的电路装置；图2C以截平面El示出通过图2B中所示的所装配的电路载体的纵截面； 图2D在一个图示中示出根据图2A的未装配的电路载体，从该图示中可以看出，狭窄部对在金属化层中在其通过狭窄部彼此连接的片段之间流动的电流进行引流并且由此基本上与电路状态无关地负责并联电阻区域中的电流分布；图3示出根据图2A和2D的未装配的电路载体，其中被设置用于安装并联电阻的安装面位于与根据图2A和2D的电路载体不同的位置；图4示出另一电路载体，该电路载体与根据图2A、2D和3的电路载体的不同在于狭窄部的另一位置；图5示出未装配的电路载体，该电路载体与根据图4的电路载体相同，但是其中设置有另一位置以用于安装并联电阻；图6示出未装配的电路载体，其中用于并联电阻的安装面被槽包围，该槽在去除狭窄部的情况下完全包围该安装面；图7示出未装配的电路载体，该电路载体与根据图6的未装配的电路载体的不同在于， 在金属化层的连续片段上设置有安装面以用于安装两个功率半导体芯片；图8示出未装配的电路载体，其中金属化部的上面应布置并联电阻的片段与金属化层的上面设置有用于两个功率半导体芯片的安装面的另一片段被两个朝向彼此的狭长槽分开，在所述槽的末端之间构造有狭窄部；图9示出未装配的电路载体，其中狭窄部位于上金属化部中的狭长槽的一端与连续片段的侧面边缘之间；图10示出未装配的电路载体，其中并联电阻布置在两个功率半导体芯片之间，其中每个功率半导体芯片都通过金属化层的狭窄部与并联电阻连接；图IlA示出根据图2A和2D的在其被装配以一个并联电阻和两个功率半导体芯片以后的所装配的电路载体，其中狭窄部为了减小电阻而借助于接合线进行桥接； 图IlB示出狭窄部的放大图示，该狭窄部具有对其进行桥接的接合线； 图IlC以图IlA和IlB所示的截平面示出通过所装配的电路载体在狭窄部区域中的纵截面；图12A示出根据图IlA至IlC的装置的可替代的配置，其中狭窄部的桥接借助于焊剂进行；图12B以截平面E3示出通过根据图12A的电路装置的纵截面； 图13A示出根据图IlA至IlC的装置的可替代的配置，其中桥接通过超出狭窄部所焊接的金属片进行桥接；图13B以截平面E4示出通过根据图13A的电路装置的纵截面； 图14示出功率半导体模块的俯视图，该功率半导体模块具有三个电路装置，其中每个电路装置都被装配以半桥，其中金属化部的布局在三个电路载体中都是相同的，但是其中分别有一个并联电路位于对应布局上的不同位置；以及图15示出另一功率半导体模块的俯视图，该功率半导体模块被构造成变频器模块并且具有三个电路装置，其中上金属化部的第一、第二和第三片段分别被相同地构造，并且其中第二片段分别与并联电阻连接，该并联电阻在三个电路装置中位于第二片段上的不同位置。如果未另行说明，则相同的附图标记表示具有相同功能的相同的元件。 具体实施例方式图1示出具有并联电阻的电路装置的原理图，该电路装置可以采取不同的开关状态，例如诸如在变频器中使用的半桥。该半桥包括两个电串联的开关元件1和2，这些开关元件例如可以是可控功率半导体开关，如MOSFET、IGBT、J-FET、晶闸管、二极管或任意其他的开关元件。半桥在串联的开关元件1和2之间的电路节点K处提供用于运行要连接到相位输出端P上本文档来自技高网...

【技术保护点】
１．一种具有所装配的电路载体（２）的电路装置，包括：具有上侧（５ａ）的扁平绝缘载体（５）以及施加到该上侧（５ａ）上的结构化的金属化层（６）；第一功率半导体芯片（１），该第一功率半导体芯片（１）布置在金属化层（６）的第一片段（６１）上并且具有第一下芯片负载接线端子（１１），该第一下芯片负载接线端子（１１）与第一片段（６１）导电地连接；并联电阻（３），该并联电阻（３）布置在金属化层（６）的第二片段（６２）上并且具有下主接线端子（３１），该下主接线端子（３１）与第二片段（６２）导电地连接；其中在第一片段（６１）与第二片段（６２）之间构造有导电连接（４），该导电连接（４）包括构造在第一片段与第二片段之间的狭窄部（４０），在电路装置运行时，在第一下芯片负载接线端子（１１）与下主接线端子（３１）之间流动的电流必然经过该狭窄部（４０）。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：T洪，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：DE