包括电压感测监控接口的存储器模块制造技术

存储器装置和系统包括用于解决跨可变载荷的电压容差的电压感测线。存储器装置和系统包括存储器模块连接器，该存储器模块连接器具有：第一多个管脚，其耦合到存储器模块上的电路系统；以及第二多个管脚，其耦合到存储器模块上的功率导轨，使得能够从存储器模块外部监控这些功率导轨。

【技术实现步骤摘要】
【国外来华专利技术】包括电压感测监控接口的存储器模块
技术介绍
计算机、服务器、通信装置、工作站等等将数据存储在存储器模块中，所述存储器模块典型地通过单个模块接口连接器从主板接收预先调节的电功率。通常，提供多个调节的偏置电压，并且这些偏置电压可以包括例如动态随机存取存储器(DRAM)存储器集成电路 (IC)正电源电压(VDD)、DRAM输入/输出(I/O)驱动器正电源电压(Vddq)以及DRAM I/O参考电源电压(VKEF)。Vkef通常为低电流并且通过单个输入管脚供应。Vdd和Vddq以及相应的回线(Vss和Vssq)通过沿着模块接口连接器分布的多个管脚施加。出于若干原因，存储器模块功率系统在维持恒定的参考电压方面具有困难。例如， 来自存储器模块上的存储器装置集成电路的调节器输出的远程位置限制了调节器瞬态负载响应时间。用来解决调节器输出电流供应的宽范围的大输出电容附加地限制了瞬态响应时间。此外，系统板开关调节产生施加到存储器模块偏置电压上的高频开关噪声，改变存储器模块的定时并且限制实际的存储器工作速度。为了甚至对于大的存储器获得更高速度的存储器模块性能，要解决重要的限制因素，包括与存储器系统功率生成、调节和分布关联的因素。随着存储器技术进步以及电压降低以改善功耗，电压容差(tolerance)也减小。跨存储器子系统在存储器模块(例如双列直插存储器模块(DIMM))上维持规定的电压电平变得困难得多。跨具有不同功率规范的多个存储器配置维持规定的电压电平是特别困难的， 从而造成跨功率平面的功率降低。
技术实现思路
存储器装置和系统的实施例包括用于解决跨可变载荷的电压容差的电压感测线。 该存储器装置和系统包括存储器模块连接器，该存储器模块连接器具有第一多个管脚，其耦合到存储器模块上的电路系统；以及第二多个管脚，其耦合到存储器模块上的功率导轨， 使得能够从存储器模块外部监控这些功率导轨。附图说明涉及结构和操作方法的本专利技术实施例可以通过参照以下说明和附图来最好地理解图1A-1F为描绘存储器设备的实施例的示意性框图和电路图，这些实施例包括用于解决(address)跨可变载荷的电压容差的电压感测线；图2A、图2B和图2C为示出将片上终结器(on-die termination)用于存储器信号线的系统实施例的示意性框图和电路图3A-3D为示出用于管理计算机存储器中的功率的方法的一个或多个实施例或方面的流程图；以及图4为示出常规功率管理方法的示意性框图和电路图，其中感测线典型地置于系统板上以便实现功率平面的平均读取(reading)。具体实施例方式存储器装置和系统的各个实施例包括电压感测线，这些电压感测线被添加到存储器模块管脚定义以管理跨可变载荷的功率，从而在诸如DRAM之类的存储器装置处实现规定电压的改善的维持。本文公开了存储器装置和系统结构，其实现负载处的电压感测并且可以通过直接从存储器模块上的接近存储器集成电路的功率导轨感测调节的偏置电压而显著提高满足跨可变载荷的严格容差的能力。相对照的是，常规的系统感测系统板上的功率导轨，这对于诸如全缓冲双列直插存储器模块(FBD)、双数据速率-3 (DDR3) DRAM之类的新技术以及可能的未来技术是不够的。其中例如在双列直插存储器模块(DIMM)上接近DRAM感测动态随机存取存储器(DRAM)功率导轨的说明性存储器装置和系统结构使得能够维持严格的电压要求。参照图1A，示意性框图和电路图绘出了存储器设备100A的实施例，其包括用于解决跨可变载荷的电压容差的电压感测线。存储器设备100A包括存储器模块连接器102，该存储器模块连接器具有第一多个管脚104，其耦合到存储器模块106上的电路系统；以及第二多个管脚108，其耦合到存储器模块106上的功率导轨110，使得能够从存储器模块106 外部监控功率导轨110。存储器模块106进一步包括存储器模块连接器102、耦合到存储器模块连接器102 的电路板112以及安装到电路板112的多个集成电路114。第二多个管脚108对应于电压感测线，这些电压感测线路由来自存储器模块106 上的功率导轨110的信号以用于存储器模块106外部的功率感测。在一个示例性配置中，第二多个管脚108可以路由来自存储器模块106上的功率汲取中心的信号以用于存储器模块106外部的功率感测，不过可以实现从功率导轨100A上的任何位置进行感测。结合图IA参照图1B，示意性框图和电路图绘出了实现电压感测的存储器设备 100B的另一实施例。存储器设备100B可以进一步包括多个存储器模块106，其具有所述模块106中的一个或多个。集成电路114可以包括至少一个存储器集成电路114M。结合图IA参照图1C，示意性框图和电路图绘出了存储器设备100C的另一实施例， 其进一步包括组合来自所述多个存储器模块106的功率导轨110的功率信号的电路120。 在各个实现方式中，组合的信号可以以任意选择的比例进行组合。例如，可以对信号平均， 或者以导致任何适当的数学组合的方式对信号进行组合。如果希望的话，可以实现最大、最小、平均、几何平均或者其他统计函数。如图ID和图IE所示，相应的存储器设备实施例100D和100E可以进一步包括监控来自所述多个存储器模块106的功率导轨110的至少一个功率信号的电路116。功率信号监控电路116可以如图ID中所示位于存储器模块106中的一个或多个上，或者如图IE 中所绘位于存储器模块的外部。参照图1F，示意性框图和电路图绘出了实现电压感测的存储器设备100F的另一实施例。存储器设备100F包括一个或多个存储器模块106。存储器模块106包括存储器模块连接器102、耦合到存储器模块连接器102的电路板112以及安装到电路板112的多个存储器集成电路114M。存储器模块106中的至少一个可以进一步包括耦合到电路板112 的、测量存储器模块106上的电压的电压测量电路122，以及耦合到电压测量电路122的、保持代表存储器模块106上的测量电压的值的寄存器124。总线接口 1 可以耦合到寄存器 124并且耦合到第二多个管脚108。在一个特定的示例性实施例中，存储器模块106可以是双列直插存储器模块 (DIMM)，其中多个动态随机存取存储器(DRAM)集成电路安装到DIMM上。总线接口 1 可以是内置集成电路(I2C)多主串行计算机总线或者系统管理总线(SMBus)。存储器设备100F可以进一步包括支持串行存在性检测(SPD)的电可擦除可编程只读存储器(EEPROM) 128，其中SPD存储器空间被分配成包括测量的存储器模块电压。在一些实现方式中，存储器设备100F也可以包括逻辑130，其读取来自串行存在性检测(SPD)存储器128的测量的存储器模块电压，并且基于测量的存储器模块电压执行动态功率系统调整。图1A-1E中绘出的存储器设备示出了使用单个DRAM感测线或平均方法的示例。图 IF绘出了利用电压感测方法的优点的系统设计者的实现方式的一个示例。尽管说明性示例包括四个DIMM，但是该构思适用于任何数量的DIMM。在图1A-1F所示的存储器设备实施例中，在存储器模块上接近存储器装置集成电路感测调节的偏置电压。相对照的是，图4示出了一种常规的方法，其中感测线典型地置于接近功率平本文档来自技高网...

【技术保护点】
１．一种存储器设备，包括：存储器模块连接器，该存储器模块连接器包括：　　　　　　　第一多个管脚，其耦合到存储器模块上的电路系统；以及　　　　　　　第二多个管脚，其耦合到所述存储器模块上的功率导轨，并且使得能够从该存储器模块外部监控所述功率导轨。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：D卡尔，
申请(专利权)人：惠普开发有限公司，
类型：发明
国别省市：US