半导体装置、固态成像装置及其制造方法以及电子设备制造方法及图纸

本发明专利技术公开一种半导体装置、固态成像装置及其制造方法以及电子设备。该半导体装置包括构造为形成在半导体衬底上的元件隔离区域，其中该元件隔离区域由多级沟槽形成，该多级沟槽中堆叠具有不同直径的沟槽，并且下层沟槽开口部分的直径小于上层沟槽底部的直径。

【技术实现步骤摘要】

本专利技术涉及半导体装置、固态成像装置、制造半导体装置的方法、制造固态成像装置的方法以及电子设备。
技术介绍
通过在半导体衬底上形成单位像素并且二维排列单位像素可构造安装型 CMOS(互补金属氧化物半导体)图像传感器(CIQ的固态成像装置，其中单位像素是由用作光接收部分的光电二极管和多个晶体管制成。多个晶体管例如包括电荷转移晶体管(TRG)、 放大晶体管(AMP)、复位晶体管(RST)和选择晶体管(SEL)。还可采用这些晶体管由多个光接收部分共用的构造。上述多个晶体管的各个端子通过多层互连来连接，以便为这些晶体管施加所需的电压脉冲以及读出信号电流。在背照式成像装置的情况下，光接收部分、晶体管和互连层形成在半导体衬底上的多个层中。然后，将形成有互连层的前表面侧接合到支撑衬底，并且从后表面抛光半导体衬底到所需的厚度。后表面侧用作光入射表面侧。在此情况下，滤色镜和芯片上透镜形成在抛光的后表面上方，由此形成光从上述后表面侧入射在光接收部分上而不通过互连层的构造。这增加了开口比，并且实现了具有高灵敏度的成像装置。有关现有技术的文献示例包括日本专利特开No. 2003-318122(下文中，专利文献 1)。
技术实现思路
在上述背照式固态成像装置中，光从半导体衬底的后表面侧入射，从而在后表面侧最频繁地发生光电转换。因此，重要的是抑制由于光电转换产生的电子泄漏到后表面附近的相邻像素中引起的颜色串扰(color crosstalk)。为了抑制上述电子泄漏，可靠地建立元件隔离是优选的。然而，在通过杂质注入和退火形成元件隔离区域的情况下，由于以高能量注入的杂质散射，因此位置越深杂质沿着横向扩展的范围越大。在上述背照式固态成像装置中，在互连层形成在半导体衬底上之前， 通过从半导体衬底的前表面侧进行杂质注入而形成元件隔离区域。因此，在衬底后表面附近杂质沿着横向扩展，从而使衬底后表面附近横向上的电场变弱。特别是，如果光接收部分的面积设定为非常小，并且光接收部分的尺寸(像素尺寸)约为1.2μπι或更小，则出现这样的问题，即难以抑制由于光电转换产生的电子进入相邻像素引起的串扰。在形成像素尺寸约为1. 2 μ m或更小的固态成像装置的情况下，在深度等于或大于1. 5 μ m的区域中，要求元件隔离区域的宽度在大约IOOnm至300nm的范围内。从而，通过从半导体衬底的后表面侧注入杂质，能够形成元件隔离区域。然而，在此情况下，需要防止损坏已经形成在前表面侧的互连层。因此，研究了这样的方法，其中通过例如激光退火而仅激活衬底后表面的浅区域。然而，抑制杂质的热扩散和恢复由于杂质注入引起的晶体缺陷二者难以都实现。此外，还可采用这样的方法，其中通过在半导体衬底的后表面周围形成沟槽从而物理地隔离像素而抑制电荷泄漏到相邻像素中。然而，还是在此情况下，已经形成在前表面侧的互连层受到影响，因此引起难于加热到使温度超过一定度数的限制。这导致的问题是， 为了抑制由于沟槽加工引起的出现白点和暗电流的因素，难于通过例如P型杂质而在沟槽中进行钉扎，并且难于通过例如退火恢复缺陷。此外，这还应用于包括通常MOS晶体管等的半导体装置。具体地讲，尚且没有建立容易且可靠地形成元件隔离区域的技术，使元件隔离区域通过从半导体衬底的表面形成而免于由于例如杂质扩散引起的在横向上扩展，并且在较深区域中具有窄的宽度。需要一种技术来抑制半导体装置和固态成像装置中提供的元件隔离区域在深区域沿着横向的扩展。根据本专利技术的实施例，提供一种半导体装置，包括由半导体衬底上的沟槽形成的元件隔离区域。该元件隔离区域由多级沟槽形成，该多级沟槽中堆叠具有不同直径的沟槽， 并且下层沟槽开口部分的直径小于上层沟槽底部的直径。根据本专利技术的另一个实施例，提供一种制造半导体装置的方法。该方法包括在半导体衬底中形成第一沟槽，并且在该第一沟槽的内壁上形成氧化膜。此外，该方法包括采用该第一沟槽的内壁上形成的氧化膜作为掩模通过蚀刻第一沟槽的底部而形成第二沟槽，并且在该第二沟槽内形成元件隔离层。另外，该方法包括在第一沟槽内外延生长元件隔离层。根据本专利技术的另一个实施例，提供一种固态成像装置，包括单位像素，构造为二维排列，并且每一个单位像素由光接收部分和至少一个晶体管组成，以将光接收部分中通过光电转换获得的电荷转换为信号；以及元件隔离区域，构造为隔离单位像素并且具有沟槽结构。元件隔离区域由多级沟槽形成，该多级沟槽中堆叠具有不同直径的沟槽，并且下层沟槽开口部分的直径小于上层沟槽底部的直径。根据本专利技术的另一个实施例，提供一种制造固态成像装置的方法。该方法包括在半导体衬底上形成具有沟槽结构的元件隔离区域，在该元件隔离区域之间形成光接收部分以及形成连接到该光接收部分的晶体管。形成元件隔离区域包括在该半导体衬底中形成第一沟槽以及在该第一沟槽的内壁上形成氧化膜。此外，形成元件隔离区域包括采用第一沟槽的内壁上形成的氧化膜作为掩模通过蚀刻第一沟槽的底部形成第二沟槽。另外，形成元件隔离区域包括在该第二沟槽内外延生长半导体层、去除该第一沟槽的内壁的侧表面上留下的该氧化膜以及在该第一沟槽内外延生长半导体层。根据本专利技术的另一个实施例，提供一种电子设备，包括具有上述本专利技术一个实施例构造的半导体装置或固态成像装置。如上所述，根据本专利技术实施例的半导体装置和固态成像装置具有这样的构造，其中其元件隔离区域由多级沟槽形成，多级沟槽中堆叠具有不同直径的沟槽，并且下层沟槽开口部分的直径小于上层沟槽底部的直径。沟槽的“直径”等同于沟槽在任意截面上的“宽度”，而与沟槽的平面形状无关。就是说，上述构造是指这样的构造，其中在任何截面上下层沟槽的开口端的宽度小于上层沟槽的底部的宽度。具有这样构造的沟槽可利用根据本专利技术上述实施例的制造半导体装置的方法或制造固态成像装置的方法而容易且可靠地形成。具体地讲，在这些制造方法中，氧化膜形成5在具有较大直径的第一沟槽的侧壁和底部上，并且采用该氧化膜作为掩模通过各向异性蚀刻形成第二沟槽。因此，第二沟槽的开口端可靠地形成在第一沟槽的底部内侧。由于这个特征，多级沟槽可容易且可靠地形成，从而第二沟槽开口部分的直径设定为小于第一沟槽底部的直径。就是说，能够可靠地形成在深度方向上宽度变窄的元件隔离区域。因此，在将上述元件隔离区域应用于背照式固态成像装置的情况下，甚至在形成互连层之前形成元件隔离区域时，光入射侧上的元件隔离区域的宽度也很小，并且杂质不在横向上扩展。同时，在形成互连层之前进行沟槽处理，并且通过例如P型杂质而在沟槽中进行钉扎并且通过例如退火恢复缺陷，可抑制出现白点和暗电流的因素，从而可抑制白点和黑电流的出现。此外，同样在应用到包括晶体管等的各种半导体装置的情况下，元件隔离区域在深度方向上的宽度变化可以高精度控制，因此元件隔离区域的尺寸可根据各种目的以高度可控性调整。本专利技术的实施例能够可靠地抑制半导体装置或固态成像装置中提供的元件隔离区域在深区域中沿着横向的扩展。附图说明图1是根据本专利技术实施例的半导体装置构造的示意性截面图；图2A至2F是示出根据本专利技术第一实施例的半导体装置制造方法的步骤图；图3是根据本专利技术实施例的固态成像装置的示意性构造图；图4是根据本专利技术实施例的固态成像装置的主要部分构造的示意性截面图；图5A至5C是示出根据本专利技术实施本文档来自技高网...

【技术保护点】
１．一种半导体装置，包括：元件隔离区域，构造为形成在半导体衬底上，其中，该元件隔离区域由多级沟槽形成，该多级沟槽中堆叠具有不同直径的沟槽，并且下层沟槽开口部分的直径小于上层沟槽底部的直径。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：宫波勇树，
申请(专利权)人：索尼公司，
类型：发明
国别省市：JP