本发明专利技术公开了一种含背照式图像感测元件的装置及图像感测元件的制造方法，该图像感测元件包含基底，具有正面以及相对于正面的背面，图像感测元件也包含形成于基底内的辐射检测元件，辐射检测元件用于检测经由背面进入基底的辐射波，图像感测元件还包含深沟槽隔绝特征，其设置邻接辐射检测元件，图像感测元件还包含掺杂层，其以顺应性的方式至少部分地围绕深沟槽隔绝特征。本发明专利技术的优点之一为降低图像感测元件内的串音干扰。
【技术实现步骤摘要】
本专利技术涉及一种图像感测元件，特别是涉及背照式图像感测元件及其制造方法。
技术介绍
半导体图像感测器是用于感测光线，互补式金属氧化物半导体图像感测器 (complementary metal-oxide semiconductor (CMOS) image sensors ；简禾尔 CIS)与电荷華禹合元件(charge-coupled device ；简称CCD)感测器广泛地使用在各种应用中，例如数码相机(digital still camera)或手机相机(mobile phone camera)的应用中，这些元件利用基底内的像素阵列，包含光电二极管(photodiodes)以及晶体管，其可以吸收朝向基底投射的辐射，并将感测到的辐射转化成电子信号。背照式图像(back side illuminated ;BSI)感测元件是图像感测元件中的一种类型，当晶体管元件的尺寸随着每个技术世代而缩减时，现行的BSI图像感测元件会遭遇关于串音干扰(cross-talk)与大量出现(blooming)的问题，这些问题可能是因为在BSI图像感测器相邻的像素之间没有充分的隔绝而造成。因此，即使现行BSI图像感测元件的制造方法通常已经能够满足预期的目的需求，但是这些方法还是无法完全地符合每个方面的要求。
技术实现思路
为克服现有技术的缺陷，此公开的一较广的形式包含一装置，其含有背照式图像感测元件，此图像感测元件包含基底，具有正面及背面；此图像感测元件包含形成于基底内的辐射检测元件，辐射检测元件用于检测经由背面进入基底的辐射波；此图像感测元件也包含隔绝结构，其形成于基底内且邻接辐射检测元件，此隔绝结构包含深沟槽隔绝元件与掺杂沟槽衬垫，掺杂沟槽衬垫至少部分地围绕深沟槽隔绝元件。此公开的另一较广的形式包含一背照式图像感测元件，其包含基底，具有正面及相对于正面的背面；此图像感测元件也包含设置于基底内的辐射检测区，辐射检测区用于检测经由背面朝向辐射检测区投射的辐射；此图像感测元件还包含深沟槽隔绝特征，其设置邻接辐射检测区设置；此图像感测元件也包含掺杂层，其以顺应性的方式至少部分地围绕深沟槽隔绝特征。此公开的另一较广的形式包含图像感测元件的制造方法，此方法包含在基底内形成隔绝结构，此隔绝结构具有深沟槽隔绝元件与掺杂沟槽衬垫，掺杂沟槽衬垫至少部分地围绕深沟槽隔绝元件；此方法还包含在基底内形成辐射检测元件，辐射检测元件邻接隔绝结构形成。本专利技术实施例的优点之一为降低图像感测元件内的串音干扰。为了让本专利技术的上述目的、特征、及优点能更明显易懂，以下配合附图，作详细说明如下。附图说明图1为依据此公开的各种概念，图像感测元件的制造方法的流程图。图2至图7为依据图1的方法的一实施例，图像感测元件的各制造阶段的片段剖面示意图。图8至图12为依据图1的方法的各种其他实施例，个别图像感测元件的一制造阶段的片段剖面示意图。主要附图标记说明11 〃方法；13、15、17 方法11的各步骤；30A、30B、30C、30D、30E、30F --图像感测元件；35 -基底；40 基底正面；45 -基底背面；50 基底的初始厚度；60 -像素阵列区；70 周边区；80 -图案化的硬掩模层；90,91 深沟槽；95 々果沟槽的深度；100 等离子体扩散工艺；110、111 掺杂沟槽衬垫；130、131 深沟槽隔绝(DTI)特-140,330,331 浅沟槽隔绝(STI)特征；145 浅沟槽隔绝特征的深度；150、151 隔绝结构；160、161 辐射检测元件；170、171、290、291 插梢植入层180 掺杂阱区；190 浮动扩散节点；200 栅极；220、221 晶体管元件；240 内连线结构；250 缓冲层；260 载体基板；270 薄化工艺；280 基底薄化后的厚度；300 非晶硅层、再结晶硅层；310 退火工艺；320,321 接点/导通孔。具体实施例方式以下公开提供许多不同的实施例或例子，用于实施本专利技术的不同特征，以下描述的元件与排列的特定例子是用于简化此公开，其仅做为例子，并非用于限定此公开。此外， 在以下描述中，第一特征形成于第二特征之上或其上可包含第一与第二特征直接接触的实施例，也可包含在第一与第二特征之间形成额外的特征的实施例，因此第一与第二特征可能不会直接接触。各种特征可以用不同的大小任意地绘制，以达到简明易懂与清楚的目的。图1说明依据此公开的各种概念，制造背照式(BSI)图像感测元件的方法11的流程图。参阅图1，方法11由区块13开始，在此提供一基底，其具有正面及背面。方法11持续进行至区块15，在此在基底内形成隔绝结构，基底包含深沟槽隔绝元件与掺杂沟槽衬垫， 掺杂沟槽衬垫至少部分地围绕深沟槽隔绝元件。方法11持续进行至区块17，在此在基底内形成辐射检测元件，辐射检测元件用于检测从背面朝向辐射检测元件投射的辐射。可以理解的是，也可以在区块13之前或区块17之后进行额外的工艺，或者在区块13、15及17之间进行额外的工艺，以完成图像感测元件的制造。图2至图7为依据图1的方法11的一实施例，在各种制造阶段中，BSI图像感测元件30A的一部分的片段剖面示意图。可以理解的是，图2至图7已经简化，以使得此公开的专利技术概念更容易理解。参阅图2，图像感测元件30A包含基底35，也称为元件基底，基底35为掺杂有P 型掺杂物，例如为硼的硅基底，此时基底35为P型基底。另外，基底35也可以是另一种合适的半导体材料，例如基底35可以是掺杂有N型掺杂物，例如磷或砷的硅基底，此时基底 35为N型基底。基底35可包含其他元素半导体，例如锗与钻石；基底35可选择性地包含化合物半导体以及/或合金半导体；此外，基底35可包含外延层(印itaxial layer ；epi layer)，其可以形变(strained)而提升性能，并且基底35可包含在绝缘层上的硅(silicon oninsulator ；SOI)结构。基底35具有正面40与背面45，正面40也可称为正表面，并且背面45也可称为背表面。基底35的初始厚度50范围从约100 μ m至约3000 μ m，在一实施例中，初始厚度50 约为700 μ m。基底35包含各种区域，可包含像素阵列(pixel-array)区、周边区、接合垫区以及切割道区，为了达到简化的目地，在图2中只有显示一部分的像素阵列区60(也称为像素区)以及周边区70，像素阵列区60为辐射检测像素的阵列所形成的区域，周边区70为非辐射检测元件形成的区域，例如数字元件或控制元件，在像素阵列区60与周边区70形成的元件将详细讨论如下。接着，在基底35的正面40之上形成图案化的硬掩模层80，图案化的硬掩模层80 可通过以下步骤形成，首先使用熟知的沉积工艺，例如化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺或原子层沉积(ALD)工艺，在正面40之上形成硬掩模材料，接着以光刻工艺将硬掩模材料图案化，光刻工艺可包含涂布光致抗蚀剂材料(未绘出)，以及各种曝光、 显影、烘烤、剥除以及蚀刻工艺，结果形成图案化的硬掩模层80。图案化的硬掩模层80具有开口 90和91在其中，这些开口 90和91更进一步地被蚀刻至基底35的像素阵列区60内，形成深沟槽90和本文档来自技高网...
【技术保护点】
１．一种包含背照式图像感测元件的装置，其中该背照式图像感测元件包括：一基底，具有一正面及一背面；一辐射检测元件，形成于该基底内，该辐射检测元件用于检测经由该背面进入该基底的一辐射波；以及一隔绝结构，形成于该基底内，且邻接该辐射检测元件，该隔绝结构包含一深沟槽隔绝元件与一掺杂沟槽衬垫，该掺杂沟槽衬垫至少部分地围绕该深沟槽隔绝元件。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：陈思莹，庄俊杰，刘人诚，杨敦年，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。