本发明专利技术提供了一种硅凹槽光刻工艺，按顺序包括以下步骤：多晶硅栅的形成；薄膜介电层沉积；光刻胶的形成；在PMOS部分形成硅凹槽：图案化所述光刻胶，保留所述PMOS部分多晶硅栅端位置的光刻胶，然后以图案化的所述光刻胶为掩膜，将所述多晶硅栅两侧的薄膜介电层刻蚀掉，并在硅衬底上刻蚀出硅凹槽；光刻胶的去除；异质结外延生长。本发明专利技术的硅凹槽光刻工艺通过将PMOS部分中多晶硅栅端位置上方的光刻胶予以保留，使其对多晶硅栅外层的薄膜介电层予以保护，避免被过刻蚀和暴露多晶硅栅，进而避免了在进行锗化硅外延生长时，在上述的多晶硅栅端位置外延生长锗化硅。
【技术实现步骤摘要】
本专利技术涉及集成电路加工工艺，具体涉及一种互补式金属氧化物半导体(CMOS， Complementary M0S)加工工艺中的硅凹槽光刻工艺及其适用的光掩膜(mask)。
技术介绍
集成电路antegrated Circuit)是把电路所需要的晶体管、二极管、电阻器和电容器等元件用一定工艺方式制作在一小块硅片、玻璃或陶瓷衬底上，再用适当的工艺进行互连，然后封装在一个管壳内，使整个电路的体积大大缩小，引出线和焊接点的数目也大为减少。集成的设想出现在20世纪50年代末和60年代初，是采用硅平面技术和薄膜与厚膜技术来实现的。集成电路制造中利用光学-化学反应原理和化学、物理刻蚀方法，将电路图形传递到单晶表面或介质层上，形成有效图形窗口或功能图形的工艺技术。金属氧化物半导体(M0Q是由场效应晶体管(FET)集合聚积而成。其是利用先在硅上形成绝缘氧化膜之后，再由它上面的外加电极(金属或多晶硅)加入电场来控制某动作。进而，由P沟槽金属氧化物半导体(PM0Q及N沟槽金属氧化物半导体(NMOQ组合而成的互补式金属氧化物半导体(CMOS，Complementary M0S)，其加工工艺，按照顺序包括步骤311，多晶硅栅的光刻和刻蚀(Poly photo&etch)，即多晶硅栅的形成；步骤312，薄膜介电层沉积；步骤313，光刻胶的形成；步骤314，对PMOS部分进行硅凹槽光刻和刻蚀(Si-recess photo&etch)，即在 PMOS部分形成硅凹槽；步骤315，光刻胶的去除；步骤316，异质层外延生长，即锗化硅层外延生长(SiGe epitaxy)。其中，根据图3a_3d所示，多晶硅栅的形成步骤，是在硅衬底上形成多个长条形状的多晶硅栅303;薄膜介电层的沉积步骤，即氮化硅(SiN)层或者氧化硅(Sit)》层沉积的步骤，其目的是沉积一层薄膜介电层304以保护多晶硅栅结构和有源区(AA，Active Area)；光刻胶的形成步骤，是在硅衬底上行成一层光刻胶；在PMOS部分形成硅凹槽的步骤，结合图北，PMOS部分301以外的区域，包括NMOS部分302，均为光掩膜上的涂黑部分所遮挡以保留经过曝光后的正性光刻胶，该步骤是将PMOS部分301的光刻胶全部清洗掉以后，以离子和强刻蚀性的化学物质，将多晶硅栅303两侧的氮化硅、氧化硅刻蚀掉，在硅衬底上刻蚀出硅凹槽306，同时，还需要保留多晶硅栅上方位置的氮化硅，避免多晶硅栅暴露在氮化硅层外部；光刻胶的去除步骤，是将硅衬底上的全部光刻胶清除；锗化硅外延生长步骤，在硅凹槽306刻蚀成功以后，再将硅衬底上的全部光刻胶清除，进行异质层锗化硅层 307的外延生长，本工艺步骤的目的是在多晶硅栅303两侧刻蚀出的硅凹槽306外延生长异质层锗化硅层307，形成异质结，在硅中引入锗形成的锗化硅层可以降低带隙宽度，增大晶体管的特征截止频率(cut-off frequency)。另外，从图1也可以看出PM0S部分101以外的部分都已经被光掩膜上的涂黑部分102所遮挡，PMOS部分101中的多晶硅栅103和有源区106均暴漏在所述光掩膜涂黑部分外面。在现有技术中的硅凹槽光刻工艺步骤中，在硅凹槽的形成步骤中，由于长条形状的多晶硅栅的两端中，在PMOS部分的一端即多晶硅栅端位置104的氮化硅刻蚀速率较快，甚至在硅衬底上刻蚀出凹槽过程的同时，上述位置的氮化硅很容易被过刻蚀，甚至将多晶硅暴露出来。这样在接着进行后面的锗化硅外延生长工艺步骤时，锗化硅会在所有的多晶硅暴露出来的位置进行外延生长，即除了在预设的硅衬底上刻蚀出来的凹槽处外延生长外， 还在多晶硅暴露出来的位置同时进行外延生长，它会使得在后续形成镍的硅化物后，占用了原来属于金属连线的空间，使得后段金属连线和多晶硅栅电极发生导通，从而使得加工生产的互补式金属氧化物半导体不符合要求。
技术实现思路
有鉴于此，本专利技术的主要目的是针对现有技术中的硅凹槽光刻工艺不能使多晶硅栅的端处的薄膜介电层如氮化硅、氧化硅免于过刻蚀的技术问题，提供一种互补式金属氧化物半导体加工工艺中、防止多晶硅栅的端处的薄膜介电层如氮化硅、氧化硅过刻蚀的、硅凹槽光刻工艺。进而提出一种本专利技术硅凹槽光刻工艺适用的光掩膜。为达到上述目的，本专利技术提供的技术方案如下一种硅凹槽光刻工艺，按顺序包括以下步骤多晶硅栅的形成在硅衬底上形成多个长条形状的多晶硅栅，所述硅衬底包括 PMOS部分；薄膜介电层沉积沉积一层薄膜介电层以保护所述多晶硅栅；光刻胶的形成在硅衬底上形成一层光刻胶；在所述PMOS部分形成硅凹槽图案化所述光刻胶，保留所述PMOS部分多晶硅栅端位置的光刻胶，然后以图案化的所述光刻胶为掩膜，将所述多晶硅栅两侧的薄膜介电层刻蚀掉，并在硅衬底上刻蚀出硅凹槽；光刻胶的去除将图案化的光刻胶清除；异质层外延生长在多晶硅栅两侧刻蚀出的硅凹槽处外延生长异质层。优选的，所述薄膜介电层为氮化硅层或者氧化硅层。优选的，所述异质层为锗化硅层。优选的，在所述在PMOS部分形成硅凹槽的步骤中，在将包括有源区的、其余部分位置的光刻胶被清洗掉之后，在进行硅凹槽的刻蚀之前，所述有源区与光刻胶覆盖区域的最小距离为15纳米。一种所述的硅凹槽光刻工艺中适用的光掩膜，应用在PMOS部分形成硅凹槽的步骤中，该光掩膜在PMOS部分多晶硅栅端位置处留有涂黑或者空白，以在应用其进行光刻的时候，可使所述PMOS部分多晶硅栅端位置的正或者负光刻胶，避免或者给予曝光。优选的，适合于保留正或者负光刻胶的、在PMOS部分多晶硅栅端位置处留有的涂黑或者空白，距离有源区的最小距离为15纳米。本专利技术的硅凹槽光刻工艺具有以下的有益效果本专利技术的硅凹槽光刻工艺通过将PMOS部分中多晶硅栅端位置上方的光刻胶予以保留，使其对多晶硅栅外层的薄膜介电层如氮化硅层或者氧化硅层予以保护，避免被过刻蚀，从而避免了多晶硅栅的暴露，进而在进行锗化硅外延生长时，避免了在上述的多晶硅栅端位置外延生长异质层锗化硅层。本专利技术的硅凹槽光刻工艺，保证PMOS中的有源区位置处不会留有光刻胶，以保证后续的硅凹槽加工即对有源区的硅进行蚀刻的加工工艺。适合于保留正或者负光刻胶的、 在PMOS部分多晶硅栅端位置处留有的涂黑或者空白，距离有源区有15纳米的最小距离，该最小距离可以保证制程的可行性。附图说明图1是现有技术中硅凹槽光刻工艺适用的光掩膜以及其透明部分下方的的硅片结构的俯视示意图；图2是本专利技术的硅凹槽光刻工艺一种具体实施方式适用的光掩膜以及其透明部分下方的的硅片结构的俯视示意图；图h是图2的局部放大示意图；图3a_3c以及图3d显示了现有技术中的硅凹槽光刻工艺的流程，其中图3a_3c按顺序显示了现有技术中的硅凹槽光刻工艺的流程中硅片结构的纵剖面示意图；图中的附图标记表示为101，201-PM0S部分；102，202-光掩膜上的涂黑部分；103，203-多晶硅栅；104， 204-多晶硅栅端位置；205-多晶硅栅端位置的光掩膜的涂黑部分；106,206-有源区； 210-有源区与多晶硅栅端位置的光掩膜的涂黑部分之间的缝隙；301-PM0S部分；302-匪OS部分；303-多晶硅栅；304-薄膜介电层；305-光刻胶； 306-硅凹槽；307-锗化硅层。具体实施例方式本专利技术提供了一种硅本文档来自技高网...
【技术保护点】
１．一种硅凹槽光刻工艺，其特征在于，按顺序包括以下步骤：多晶硅栅的形成：在硅衬底上形成多个长条形状的多晶硅栅，所述硅衬底包括ＰＭＯＳ部分；薄膜介电层沉积：沉积一层薄膜介电层以保护所述多晶硅栅；光刻胶的形成：在硅衬底上形成一层光刻胶；在所述ＰＭＯＳ部分形成硅凹槽：图案化所述光刻胶，保留所述ＰＭＯＳ部分多晶硅栅端位置的光刻胶，然后以图案化的所述光刻胶为掩膜，将所述多晶硅栅两侧的薄膜介电层刻蚀掉，并在硅衬底上刻蚀出硅凹槽；光刻胶的去除：将图案化的光刻胶清除；异质层外延生长：在多晶硅栅两侧刻蚀出的硅凹槽处外延生长异质层。
【技术特征摘要】
【专利技术属性】
技术研发人员：胡华勇，张士健，韩秋华，何有丰，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。