本发明专利技术提供一种用于移位寄存器等的电路。基本构造包括第一到第四晶体管和四个线路。将电源电势VDD提供给第一线路，将电源电势VSS提供给第二线路。将二元数字信号提供给第三线路和第四线路的每个。数字信号的H电平等于电源电势VDD，数字信号的L电平等于电源电势VSS。第三线路和第四线路的电势的组合有四种。通过电势的任意组合可以截止第一晶体管到第四晶体管的每个。亦即，由于没有一直导通的晶体管，可以抑制晶体管特性的劣化。
【技术实现步骤摘要】
本专利技术涉及一种半导体装置。此外，本专利技术涉及一种具有该半导体装置的显示装置。具体而言，本专利技术涉及一种具有该半导体装置的液晶显示装置和具有该液晶显示装置的电子装置。
技术介绍
近年来，随着诸如液晶电视的大型显示装置的增多，人们在积极开发诸如液晶显示装置和发光装置的显示装置。具体而言，已经在积极开发一种技术，用于利用由绝缘体上方的非晶半导体制成的晶体管在同一基板上形成像素电路和包括移位寄存器等的驱动器电路(下文中称为内部电路)，因为该技术对低功耗和低成本很有贡献。将形成于绝缘体上方的内部电路通过FPC等连接到设置于绝缘体外部的控制器IC(下文中称为外部电路)并控制其运行。此外，已经设计出一种利用非晶半导体制成的晶体管形成的移位寄存器作为形成于绝缘体上方的内部电路(参见参考文献1 日本公开专利申请No. 2004-78172)。不过，有一个问题，即，非晶半导体形成的晶体管特性随着开启时间或所施加的电压而劣化。为了解决这个问题，已经设计出通过并联两个晶体管并依次开启晶体管来抑制晶体管特性的劣化(参见参考文献2 :SID，05 DIGEST PP. 348到PP. 351)。
技术实现思路
在上述参考文献2中未公开详细的驱动方法。此外，为了逐个控制并联的两个晶体管，必须要有具有大电路尺寸的控制电路。鉴于前述问题，本专利技术的目的是提供一种触发电路和移位寄存器，均具有这种移位寄存器的半导体装置和显示装置，以及具有该显示装置的电子装置，触发电路和移位寄存器均具有电路尺寸较小的控制电路。此外，本专利技术的另一目的是提供一种每者均使用了与常规方法不同的抑制晶体管特性劣化的驱动方法的触发电路和移位寄存器，均具有这种移位寄存器的半导体装置和显示装置，以及具有这种显示装置的电子装置。根据本专利技术的一个方面的半导体装置包括第一晶体管、第二晶体管、第三晶体管和第四晶体管。第一晶体管的栅极和第一端子电连接到第一线路，第一晶体管的第二端子电连接到第四晶体管的栅极。第二晶体管的栅极电连接到第二线路，第二晶体管的第一端子电连接到第四线路，第二晶体管的第二端子电连接到第四晶体管的栅极。第三晶体管的栅极电连接到第三线路，第三晶体管的第一端子电连接到第四线路，第三晶体管的第二端子电连接到第四晶体管的栅极。第四晶体管的第一端子电连接到第四线路，第四晶体管的第二端子电连接到第五线路。第一到第四晶体管可以具有相同的导电类型。此外，可以将非晶半导体用于第一到第四晶体管的每个的半导体层。注意，第一晶体管的沟道宽度W与沟道长度L的比值(W/L)可以高于第二晶体管的沟道宽度W与沟道长度L的比值(W/L)。注意，第一晶体管的沟道宽度W与沟道长度L的比值(W/L)可以高于第三晶体管的沟道宽度W与沟道长度L的比值(W/L)。根据本专利技术的一个方面的半导体装置包括第一晶体管、第二晶体管、第三晶体管、 第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管。第一晶体管的栅极电连接到第一线路，第一晶体管的第一端子电连接到第二线路，第一晶体管的第二端子电连接到第二晶体管的栅极。第八晶体管的栅极电连接到第四线路，第八晶体管的第一端子电连接到第五线路，第八晶体管的第二端子电连接到第二晶体管的栅极。第六晶体管的栅极电连接到第二晶体管的栅极，第六晶体管的第一端子电连接到第五线路，第六晶体管的第二端子电连接到第三晶体管的栅极和第四晶体管的栅极。第五晶体管的栅极和第一端子电连接到第二线路，第五晶体管的第二端子电连接到第三晶体管的栅极和第四晶体管的栅极。 第七晶体管的栅极电连接到第三线路，第七晶体管的第一端子电连接到第五线路，第七晶体管的第二端子电连接到第三晶体管的栅极和第四晶体管的栅极。第四晶体管的第一端子电连接到第五线路，第四晶体管的第二端子电连接到第二晶体管的栅极。第三晶体管的第一端子电连接到第五线路，第三晶体管的第二端子电连接到第六线路。第二晶体管的第一端子电连接到第三线路，第二晶体管的第二端子电连接到第六线路。第一到第八晶体管可以具有相同的导电类型。此外，可以将非晶半导体用于第一到第八晶体管的每个的半导体层。注意，第五晶体管的沟道宽度W与沟道长度L的比值(W/L)可以高于第六晶体管的沟道宽度W与沟道长度L的比值(W/L)。注意，第五晶体管的沟道宽度W与沟道长度L的比值(W/L)可以高于第七晶体管的沟道宽度W与沟道长度L的比值(W/L)。此外，可以将本专利技术的半导体装置用于液晶显示装置。根据本专利技术的一个方面的液晶显示装置包括驱动电路和具有液晶元件的像素。驱动电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管。第一晶体管的栅极和第一端子电连接到第一线路，第一晶体管的第二端子电连接到第四晶体管的栅极。第二晶体管的栅极电连接到第二线路，第二晶体管的第一端子电连接到第四线路，第二晶体管的第二端子电连接到第四晶体管的栅极。第三晶体管的栅极电连接到第三线路，第三晶体管的第一端子电连接到第四线路，第三晶体管的第二端子电连接到第四晶体管的栅极。第四晶体管的第一端子电连接到第四线路，第四晶体管的第二端子电连接到第五线路。第一到第四晶体管可以具有相同的导电类型。此外，可以将非晶半导体用于第一到第四晶体管的每个的半导体层。注意，第一晶体管的沟道宽度W与沟道长度L的比值(W/L)可以高于第二晶体管的沟道宽度W与沟道长度L的比值(W/L)。注意，第一晶体管的沟道宽度W与沟道长度L的比值(W/L)可以高于第三晶体管的沟道宽度W与沟道长度L的比值(W/L)。根据本专利技术的一个方面的液晶显示装置包括驱动电路和具有液晶元件的像素。驱动电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、 第七晶体管和第八晶体管。第一晶体管的栅极电连接到第一线路，第一晶体管的第一端子电连接到第二线路，第一晶体管的第二端子电连接到第二晶体管的栅极。第八晶体管的栅极电连接到第四线路，第八晶体管的第一端子电连接到第五线路，第八晶体管的第二端子电连接到第二晶体管的栅极。第六晶体管的栅极电连接到第二晶体管的栅极，第六晶体管的第一端子电连接到第五线路，第六晶体管的第二端子电连接到第三晶体管的栅极和第四晶体管的栅极。第五晶体管的栅极和第一端子电连接到第二线路，第五晶体管的第二端子电连接到第三晶体管的栅极和第四晶体管的栅极。第七晶体管的栅极电连接到第三线路， 第七晶体管的第一端子电连接到第五线路，第七晶体管的第二端子电连接到第三晶体管的栅极和第四晶体管的栅极。第四晶体管的第一端子电连接到第五线路，第四晶体管的第二端子电连接到第二晶体管的栅极。第三晶体管的第一端子电连接到第五线路，第三晶体管的第二端子电连接到第六线路。第二晶体管的第一端子电连接到第三线路，第二晶体管的第二端子电连接到第六线路。第一到第八晶体管可以具有相同的导电类型。此外，可以将非晶半导体用于第一到第八晶体管的每个的半导体层。注意，第五晶体管的沟道宽度W与沟道长度L的比值(W/L)可以高于第六晶体管的沟道宽度W与沟道长度L的比值(W/L)。注意，第五晶体管的沟道宽度W与沟道长度L的比值(W/L)可以高于第七晶体管的沟道宽度W与沟道长度L的比值(W/L)。注意，可以将各种类型的开关用作本专利技术所示的开关，给出了电子开关、机械开关等作为例子。亦即，只要其能够本文档来自技高网...
【技术保护点】
１．一种显示装置，包括：像素；以及驱动器电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管与第七晶体管，其中所述第一晶体管的栅极和第一端子电连接到第一线路，其中所述第一晶体管的第二端子电连接到所述第四晶体管的栅极，其中所述第二晶体管的栅极电连接到第二线路，其中所述第二晶体管的第一端子电连接到第四线路，其中所述第二晶体管的第二端子电连接到所述第四晶体管的栅极，其中所述第三晶体管的栅极电连接到第三线路，其中所述第三晶体管的第一端子电连接到所述第四线路，其中所述第三晶体管的第二端子电连接到所述第四晶体管的栅极，其中所述第四晶体管的第一端子电连接到所述第一线路，其中所述第四晶体管的第二端子电连接到所述第七晶体管的栅极，其中所述第五晶体管的栅极电连接到所述第二线路，其中所述第五晶体管的第一端子电连接到所述第四线路，其中所述第五晶体管的第二端子电连接到所述第七晶体管的栅极，其中所述第六晶体管的栅极电连接到所述第三线路，其中所述第六晶体管的第一端子电连接到所述第四线路，其中所述第六晶体管的第二端子电连接到所述第七晶体管的栅极，其中所述第七晶体管的第一端子电连接到所述第四线路，并且其中所述第七晶体管的第二端子电连接到第五线路。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：梅崎敦司，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。