显示装置的驱动电路及其驱动方法制造方法及图纸

技术编号:7046516 阅读:243 留言:0更新日期:2012-04-11 18:40
本发明专利技术涉及显示装置的驱动电路及其驱动方法。驱动电路(100)包括在它的数据驱动器N内的内部计数器(301)。当第一数据驱动器1读取显示数据的第一信号时重置内部计数器(301)。从前级的数据驱动器N-1输入级联信号(CASCADE)。当计数器值变为等于第一设定值时,内部计数器(301)被重置并且当前级的数据驱动器开始读取显示数据。当计数器值变为等于通过表达式(1)计算的第二设定值时,计数器单元(300)将级联信号提供到后级的数据驱动器N+1。

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
近年来,随着液晶显示面板的屏幕尺寸变大,一条源极线上的像素的数目已经增加。结果,需要开发具有大量的引脚的驱动器。此外,因为一个水平时段中的显示时间由于诸如双速驱动和四速驱动的高速驱动操作已经变得较短,因此期待使这样的驱动器的操作更快。日本未经审查的专利申请公开No. 2008-070641 (福尾)公开了一种液晶面板的驱动电路。该驱动电路包括控制器和数据驱动器。此外,数据驱动器包括移位寄存器、数据寄存器、数据锁存电路、以及驱动器电路。此外,移位寄存器接收开始信号并且与时钟信号同步地将移位脉冲顺序地输出到数据寄存器。此外,移位寄存器将开始信号输出到下一个数据驱动器。
技术实现思路
然而,本专利技术已经发现下述问题。如图16中所示,在福尾中公开的驱动电路中, 级联锁存余裕取决于分频时钟(CLK_1)。当分频时钟的频率低时,级联信号的延迟时间 (tCAS)小于级联锁存余裕。因此,数据驱动器能够在通过该分频时钟确定的适当的时序锁存级联信号。注意,级联信号是指定数据驱动器接受数据时的时序的时序信号。然而,当分频时钟的频率高时,级联信号的延迟时间(tCAS)变得大本文档来自技高网...

【技术保护点】
1.一种显示装置的驱动电路,所述驱动电路包括串联地连接的多个数据驱动器,其中所述多个数据驱动器顺序地读取将要被输出到所述显示装置的显示数据,所述数据驱动器中的每一个包括计数器单元,所述计数器单元中的每一个包括内部计数器,所述内部计数器基于内部时钟来计数,在当第一级的数据驱动器读取显示数据的第一信号时的时序,将公共时序信号输入到数据驱动器,并且从而重置所述内部计数器,当指定当执行显示数据的读取时的时序的级联信号被从前级的数据驱动器输入到当前级的数据驱动器并且所述内部计数器的计数器值变为等于第一设定值时,所述内部计数器被重置并且在所述当前级的数据驱动器中的显示数据的读取开始,所述第一设定值是所述前...

【技术特征摘要】
...

【专利技术属性】
技术研发人员:大熊真市幸信行
申请(专利权)人:瑞萨电子株式会社
类型:发明
国别省市:JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1