一种场限环结构制造技术

本实用新型专利技术公开了一种场限环结构，包括第一导电类型的衬底、衬底内的第二导电类型的主结区以及第二导电类型的场限环，z轴方向为主结区及场限环的长度方向，其特征在于，在主结区与相邻场限环之间以及各相邻场限环之间的衬底内、沿z轴方向上形成有PIN结构。通过形成具有PIN结构的场限环结构，使得场限环之间的电场分布形状呈矩形，矩形的电场分布降低了电场峰尖，大大提高了相邻场限环承受的电压，实现了在相对较小的终端面积下具有较高的击穿电压，同时PIN结构难于形成反型层或积累层，可以屏蔽界面电荷的影响，改善电场分布，保证击穿电压的同时提高了可靠性。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及半导体制造技术，更具体地说，涉及一种IGBT的结终端结构及其制造方法。
技术介绍
绝缘栅双极晶体管(IGBT，InsulatedGate Bipolar Transistor)是新型的大功率器件，它集MOSFET栅极电压控制特性和双极型晶体管低导通电阻特性于一身，改善了器件耐压和导通电阻相互牵制的情况，具有高电压、大电流、高频率、功率集成密度高、输入阻抗大、导通电阻小、开关损耗低等优点。在变频家电、工业控制、电动及混合动力汽车、新能源、智能电网等诸多领域获得了广泛的应用空间。而要确保IGBT高电压的一个重要前提条件是优良的终端保护结构，目前广泛用于高压O500V及其以上)IGBT的终端保护结构主要是场限环(FLR)和结终端延伸结构 (JTE)。如图1所示，场限环结构(以ρ型沟道为例说明)主要包括内图的分压保护区101 和外图的沟道截止环102，分压区包括主结区104和场限环105、106(以包括两个场限环的结构为例，Pl环105和p2环106)，主结区104与场限环105、106间隔排列，他们具有相同的扩散深度和掺杂浓度，分压保护区101和沟道截止区102都形成在N_的衬底(漂移区)105 中。当偏压加在电极103上时，随着所加偏压的增大，耗尽层沿着主结区104向场限环的方向向外延伸，主结区104和pi环105距离的选取为主结在雪崩击穿之前，pi环105穿通， 这样就减小了主结附近的最大电场，偏压的继续增加由Pl环105承担，直到耗尽层穿通了 p2 环 106。然而随着对击穿电压要求的提高，需要场限环结构能够提供更高的击穿电压，通常地，通过增加场限环的个数来提高击穿电压，但这样会增加所占芯片总面积，不利于提高 IGBT器件的集成度，提高了制造成本。
技术实现思路
本技术实施例提供一种场限环结构，在较少的场限环个数下通过优化场限环间的电场分布，从而提高击穿电压并减小面积，降低制造成本。为实现上述目的，本技术实施例提供了如下技术方案一种场限环结构，包括第一导电类型的衬底、衬底内的第二导电类型的主结区以及第二导电类型的场限环，，ζ轴方向为主结区及场限环的长度方向，其特征在于，在主结区与相邻场限环之间以及各相邻场限环之间的衬底内、沿ζ轴方向上形成有PIN结构。可选地，所述PIN结构的中间层为第一导电类型的衬底，所述PIN结构的第一导电类型层和第二导电类型层为在衬底中形成的PIN掺杂区。可选地，所述PIN掺杂区的结深小于主结区和场限环的结深。 可选地，所述PIN结构的第一导电类型层的掺杂浓度高于衬底浓度，所述PIN结构的第二导电类型层的掺杂浓度低于主结区和场限环的掺杂浓度。。可选地，所述PIN掺杂区的宽度为相邻场限环间的距离。可选地，还包括覆盖衬底表面上的钝化层。可选地，所述钝化层包括氧化物层和半绝缘多晶硅层。与现有技术相比，上述技术方案具有以下优点本技术实施例的用于IGBT的场限环结构的结终端结构，通过在主结区与场限环间以及相邻场限环之间形成PIN结构，使得该终端结构的表面电场在ζ轴方向上延展， 场限环之间的电场分布形状呈矩形，不再是传统的场限环结构中的三角形，降低了电场峰尖。而由于相邻场限环承受的电压是电场分布所围成的面积，因此矩形的电场分布大大提高了相邻场限环承受的电压，实现了在相对较小的终端面积下具有较高的击穿电压。此外，终端结构的表面具有半绝缘多晶硅层的钝化结构，屏蔽界面电荷，改善电场分布，保证击穿电压的同时提高了可靠性。附图说明通过附图所示，本技术的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本技术的主旨。图1为用于IGBT终端保护的场限环结构的示意图；图2为根据本技术实施例的场限环结构的示意图。具体实施方式为使本技术的上述目的、特征和优点能够更加明显易懂，以下结合附图对本技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本技术，但是本技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本技术内涵的情况下做类似推广，因此本技术不受下面公开的具体实施例的限制。其次，本技术结合示意图进行详细描述，在详述本技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。正如
技术介绍
部分所述，对于场限环结构，通常要通过增加场限环的个数来提高击穿电压，但这样会增加所占芯片总面积，不利于提高同IGBT器件的集成度，制造成本高。为此，本技术提出了一种场限环结构，在传统场限环结构的基础上，通过在主结区与场限环之间以及相邻场限环之间形成PIN结构，使主结区与场限环以及场限环之间的电场分布呈矩形，相比较传统场限环结构的三角形电场分布，提高击穿电压并减小面积， 尤其适用于2500V及以上的中高压IGBT的终端保护。基于上述思想，本技术提出了一种场限环结构，参考图2，包括第一导电类型的衬底300，所述衬底具有第一表面300-1和第二表面300_2 ；第一表面300-1的衬底300中的第二导电类型的主结区307以及第二导电类型的场限环308 ；在主结区307和与其相邻场限环308之间以及各相邻场限环308之间的衬底内、 沿ζ轴方向上形成的PIN结构309，ζ轴方向为主结区及场限环的长度方向；场限环308 —侧的第一表面衬底中的第一导电类型的沟道截止环306 ；第二表面300-2的衬底300上的第二导电类型的集电区303。在传统的场限环结构中，除主结区、场限环和沟道截止环之外的衬底内的区域即为漂移区，在本技术中，在主结区和与其相邻的场限环以及相邻场限环之间的衬底中， 在沿ζ轴方向上，通过掺杂在衬底中形成第一导电类型层309-1和第二导电类型层309-3 的PIN掺杂区，与未掺杂的第一导电类型的衬底309-2形成PIN结构，即所述PIN结构的中间层为第一导电类型的衬底309-2，，其中，沿ζ轴方向即指PIN结构中pn结的方向沿ζ轴方向，ζ轴方向为主结区或场限环的长度方向，除主结区、场限环、沟道截止环及PIN结构的掺杂结之外的衬底内的区域即为漂移区。通过该PIN结构，使得该终端结构的表面电场在ζ轴方向上延展，场限环之间的电场分布形状呈矩形，不再是传统的场限环结构中的三角形，降低了电场峰尖。而由于相邻场限环承受的电压是电场分布所围成的面积，因此矩形的电场分布大大提高了相邻场限环承受的电压，实现了在相对较小的终端面积下具有较高的击穿电压。此外，在耐压工作时，在 ζ轴方向上PIN结构的耗尽层迅速延伸，直到相邻的场限环之间全部耗尽，在较低的电压下实现场限环的耗尽。此外，PIN结构中第一导电类型层和第二导电类型层的掺杂结掺杂浓度高于中间层的浓度，在寄生电荷的影响下难于形成反型层或积累层，从而可以屏蔽表面电荷对终端结构的影响。在本技术的实施例中，场限环的数目根据器件击穿电压进行优化，可以为两个或多于两个，在各个相邻场限环间都形成PIN结构。在本技术的实施例中，所述PIN结构的第一导本文档来自技高网...

【技术保护点】
１．一种场限环结构，包括第一导电类型的衬底、衬底内的第二导电类型的主结区以及第二导电类型的场限环，，ｚ轴方向为主结区及场限环的长度方向，其特征在于，在主结区与相邻场限环之间以及各相邻场限环之间的衬底内、沿ｚ轴方向上形成有ＰＩＮ结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：田晓丽，朱阳军，吴振兴，张彦飞，卢烁今，
申请(专利权)人：中国科学院微电子研究所，
类型：实用新型
国别省市：11