一种半导体封装件及其制造方法。半导体封装件包括基板、半导体装置、电路元件、封装体及电磁干扰屏蔽膜。基板具有上表面且包括接地元件。半导体装置设于基板的上表面。电路元件设于基板的上表面且具有一接地部，接地部电性连接于基板的接地元件。封装体包覆半导体装置及电路元件且具有一开孔，开孔露出电路元件的接地部。电磁干扰屏蔽膜覆盖封装体且经由开孔电性接触电路元件的接地部。
【技术实现步骤摘要】
本专利技术是有关于一种半导体封装件及其制造方法，且特别是有关于一种。
技术介绍
半导体封装件为了避免电磁干扰，通常于半导体封装件的外侧面覆盖一电磁干扰屏蔽元件。然而，传统的电磁干扰屏蔽元件通常沿半导体封装件的基板的侧面延伸至基板的下表面。如此，容易与位于基板的下表面的电性接点电性接触而发生短路。
技术实现思路
本专利技术有关于一种半导体封装件及其制造方法，避免半导体封装件的电磁干扰屏蔽元件与设于基板的下表面的电性接点电性连接而发生短路。根据本专利技术的一实施例，提出一种半导体封装件。半导体封装件包括一基板、一半导体装置、一电路元件、一封装体及一电磁干扰屏蔽膜。基板具有一上表面且包括一接地元件。半导体装置设于基板的上表面。电路元件设于基板的上表面且具有一接地部，接地部电性连接于基板的接地元件。封装体包覆半导体装置及电路元件且具有一开孔，开孔露出电路元件的接地部。电磁干扰屏蔽膜覆盖封装体且经由开孔电性接触电路元件的接地部。根据本专利技术的另一实施例，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一基板，其中基板具有一上表面且包括一接地元件；设置一半导体装置及一电路元件于基板的上表面上，其中电路元件具有一接地部，接地部电性连接于基板的接地元件；形成一封装体包覆半导体装置及电路元件；形成一开孔于封装体，其中开孔露出电路元件的接地部；形成一电磁干扰屏蔽膜覆盖封装体，其中电磁干扰屏蔽膜经由开孔电性接触电路元件的接地部；以及，形成一切割狭缝，其中切割狭缝经过电磁干扰屏蔽膜、封装体与基板。根据本专利技术的另一实施例，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一基板，其中基板具有一上表面且包括一接地元件；设置一半导体装置及一电路元件于基板的上表面上，其中电路元件具有一接地部，接地部电性连接于基板的接地元件；形成一封装体包覆半导体装置及电路元件；形成一开孔于封装体，其中开孔露出电路元件的接地部；形成一第一切割狭缝，其中第一切割狭缝经过封装体；形成一电磁干扰屏蔽膜覆盖封装体，其中电磁干扰屏蔽膜经由开孔电性接触电路元件的接地部；以及，形成一第二切割狭缝，其中第二切割狭缝经过基板。为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下附图说明图1绘示依照本专利技术一实施例的半导体封装件的剖视图。图2绘示图1的半导体封装件的上视图。图3绘示依照本专利技术另一实施例的半导体封装件的剖视图。图4绘示依照本专利技术另一实施例的半导体封装件的剖视图。图5A绘示依照本专利技术另一实施例的半导体封装件的剖视图。图5B绘示图5A的上视图。图6绘示依照本专利技术另一实施例的半导体封装件的剖视图。图7A至7G绘示图1的半导体封装件的制造过程图。图8A至8D绘示图3的半导体封装件的制造过程图。图9绘示图4的半导体封装件的制造过程图。图IOA至IOF绘示图5A的半导体封装件的制造过程图。图11绘示图6的半导体封装件的制造过程图。主要元件符号说明100、200、300、400、500 半导体封装件110:基板111 接地元件110u、130u、140u、430u 上表面110b、130b 下表面110s、140s、150s、430s 外侧面1111:图案化线路层1112:导通孔120 半导体装置130、430:电路元件131、431 接地部140 封装体141 开孔141s:内侧壁150:电磁干扰屏蔽膜160 接垫170、171:电性接点D1、D2:内径Ll 长度Hl 高度H2:间距Sl 切割狭缝S2 第一切割狭缝S3 第二切割狭缝W1、W2:宽度具体实施例方式请参照图1，其绘示依照本专利技术一实施例的半导体封装件的剖视图。半导体封装件 100包括基板110、半导体装置120、电路元件130、封装体140、电磁干扰屏蔽膜150、至少一接垫160及至少一电性接点170。基板110具有一外侧面IlOs及相对的一上表面IlOu与一下表面110b。外侧面 IlOs延伸于上表面IlOu与下表面IlOb之间，以定义基板110的边界。基板110例如是一多层有机基板或一陶瓷基板。基板110包括至少一接地元件 111。接地元件111提供电路元件130至接垫160之间的一接地路径。本实施例中，接地元件111包括至少一图案化线路层1111及至少一导通孔(conductive via) 1112，导通孔1112 电性连接二图案化线路层1111，使电路元件130可经由接地路径电性连接于接垫160。另一实施例中，接地元件111例如是导电柱。半导体装置120设于基板110的上表面IlOu上。本实施例中，半导体装置120处于”面下(face-down)”方位，且通过数个焊球(solder ball)电性连接于基板110，如此的结构可称为”覆晶(flip-chip)”。另一实施例中，半导体装置120处于”面上(face-up)“ 方位，且可通过数条焊线(bond wire)连接于基板110。电路元件130设于基板110的上表面110u。电路元件130具有至少一接地部131， 其中，接地部131电性连接于基板110的接地元件111。电路元件130可包括电晶体、二极体、电感、电容、电阻、半导体晶片、半导体封装件及/或其它电路元件。接地部131可包括导通孔(conductive via)、导电层或电性接点。接地部131具有上表面130u及下表面130b，接地部131可沿电路元件130的内部或外部从上表面130u 延伸至下表面130b，本实施例中，接地部131沿电路元件130的相对二端的外侧面从上表面130u延伸至下表面130b。接地部131的上表面130u电性接触电磁干扰屏蔽膜150，而接地部131的下表面130b电性接触基板110的图案化线路层1111。此外，电路元件130 的长度Ll约为0. 6厘米(mm)，电路元件130的高度Hl约为0. 3mm，而电路元件130的宽度 W2(绘示于图2)约0. 3mm。电路元件130的接地部131的短边宽度Wl (绘示于图2)介于约 0. 15mm M 0. 3mm 之间。封装体140包覆半导体装置120及电路元件130且具有至少一开孔141。开孔141 露出电路元件130的接地部131。开孔141从封装体140的上表面140u露出一开口，本实施例中，该开口的内径Dl例如是400微米。较佳但非限定地，开孔141的内侧壁141s斜面， 如此可使形成于开孔141的内侧壁的电磁干扰屏蔽膜150的厚度均勻。由于开孔141的内侧壁141s斜面，使开孔141的底部内径D2小于开口内径Dl，例如，开孔141的底部内径D2 约150微米。另一实施例中，开孔141的内侧壁141s可为垂直面，其实质上垂直于接地部 131的上表面130u或封装体140的上表面140u。此外，该开口的底部与封装体140的上表面140u的间距H2约400微米。封装体140更具有一外侧面140s及一上表面140u。本实施例中，封装体140的外侧面140s与基板110的外侧面IlOs实质上对齐，例如是共面。封装体140的材质可包括酚醛基树脂(Novolac-based resin)、环氧基树脂 (epoxy-based resin)、硅基树脂(silicone-ba本文档来自技高网...
【技术保护点】
１．一种半导体封装件，包括：一基板，具有一上表面且包括一接地元件；一半导体装置，设于该基板的该上表面；一电路元件，设于该基板的该上表面，该电路元件具有一接地部，该接地部电性连接于该基板的该接地元件；一封装体，包覆该半导体装置及该电路元件且具有一开孔，该开孔露出该电路元件的该接地部；以及一电磁干扰屏蔽膜，覆盖该封装体且经由该开孔电性接触该电路元件的该接地部。
【技术特征摘要】
【专利技术属性】
技术研发人员：廖国宪，陈建成，孙于翔，陈子康，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。