N型超结VDMOS中多晶硅P型柱的形成方法技术

本发明专利技术公开了一种N型超结VDMOS中多晶硅P型柱的形成方法，包括：步骤一、在一N型硅衬底上形成N型漏区以及N型硅外延层，在N型外延层上刻蚀出V型槽或锥形孔；步骤二、淀积三层多晶硅填满V型槽或锥形孔，其中第二层多晶硅淀积后，进行P型杂质的注入，注入后N型外延层中的P型杂质总量与N型杂质总量相等，三层多晶硅淀积完成后，对衬底表面进行研磨平整化；步骤三、对注入的P型杂质进行退火推进，形成多晶硅P型柱；步骤四、形成N型超结VDMOS的源区、栅极以及源、漏和栅极的金属接触。本发明专利技术能够降低工艺成本，并能实现器件的低导通电阻高耐压特性，且工艺参数的可调节性强，适用范围广。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路制造工艺，特别是涉及一种N型超结VDMOS中多 晶硅P型柱的形成方法。
技术介绍
超结MOSFET中分布着交替排列的P型和N型半导体薄层，其电荷相互补偿，所以 当器件处于截止状态时，施加较低电压即可使薄层耗尽，从而使P型区和N型漂移区在采用 较高掺杂浓度时候能实现高的击穿电压，同时获得低导通电阻，突破了传统功率MOSFET理 论极限。图1为现有的N型超结VDMOS的结构图，包括了形成于N型衬底和漏上的N型外延 层，形成于所述N型外延层中的P型柱，以及形成于P型柱上方的P阱以及P阱中的源区， P阱作为器件的背栅，在P阱和漏端之间的N型外延层作为器件的漂移区；一多晶硅栅形成 于所述背栅和漂移区上并通过一栅氧化层做隔离层。源区和P型柱通过一 P型重掺杂区形 成欧姆接触并通过金属接触引出源极和背栅极；栅极和漏极直接通过一金属接触引出。其中P型柱的实现方法主要有两类，一种是边生长N型外延层边对P柱区域进行 注入，另一种是N型外延层生长结束后对P柱区域刻蚀深槽并生长P型外延层。但这两种 方式的外延生长成本较高，工艺流程时间较长，且与耐压性能和导通电阻相关的工艺参数 的可调节性差。
技术实现思路
本专利技术所要解决的技术问题是提供一种N型超结VDMOS中多晶硅P型柱的形成 方法，能够降低工艺成本，并能实现器件的低导通电阻高耐压特性，且工艺参数的可调节性 强，适用范围广。为解决上述技术问题，本专利技术提供的N型超结VDMOS中多晶硅P型柱的形成方法， 包括如下步骤步骤一、在一 N型硅衬底上形成N型漏区以及N型硅外延层，所述N型外延层的杂 质体浓度为1E14 lE15cm_3 ；在所述N型外延层上刻蚀出V型槽或锥形孔，在所述N型外 延层上采用各向异性刻蚀形成V型槽或锥形孔，开口张角为15° 30°，开口宽度为2 5 μ m,槽间距为10 μ m,槽深度比外延层厚度浅0 10 μ m，所述V型槽或锥形孔的开口宽 度、深度和间距根据不同需求进行调整。步骤二、淀积三层多晶硅填满所述V型槽或锥形孔，其中所述第二层多晶硅淀积 后，进行P型杂质的注入，所述P型杂质注入的杂质为硼、注入能量为IOOOkeV 2000keV， 剂量为1E12 lE13cnT2，注入后所述N型外延层中的P型杂质总量与N型杂质总量相等， 所述三层多晶硅淀积完成后，对所述衬底表面进行研磨平整化。步骤三、对所述注入的P型杂质进行退火推进，形成所述多晶硅P型柱；所述退火 推进的温度为800 1000°C，时间为30分钟 3小时。步骤四、形成所述N型超结VDMOS的源区、栅极以及源、漏和栅极的金属接触。本专利技术通过对N型外延层的V型槽或锥形孔填入多晶硅，并对多晶硅进行P型杂 质的注入和高温推进来形成多晶硅P型柱，N型外延可一次淀积完成，其杂质体浓度可调，P 型柱不需要成本较高的P型外延淀积工艺，且P型杂质的条件可根据应用需求进行调节，工 艺成本低，调节性好，同时具有较高的元胞密度，能用于低导通电阻高耐压VDMOS的制造。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明图1为现有的N型超结VDMOS的结构图；图2为本专利技术N型超结VDMOS中多晶硅P型柱的形成方法流程图；图3-图14为本专利技术的各步骤中N型超结VDMOS的结构图。具体实施例方式如图2所示，本专利技术实施例提供的N型超结VDMOS中多晶硅P型柱的形成方法，包 括如下步骤步骤一、如图3所示，在体浓度为1E19 lE20cm_3的N型硅衬底上生长一层轻掺 杂的N型硅外延层，所述N型硅外延层的杂质体浓度为1E14 lE15cm_3，外延层厚度由应 用范围决定，其中所述N型衬底用作为器件的漏区。如图4所示，生长氧化硅掩膜层，光刻 定义出V型槽区域，并刻蚀形成以所述氧化硅为硬掩膜的V型槽区域。如图5所示，以所述 氧化硅为硬掩膜刻蚀所述N型硅外延层，形成V型槽，其槽深、开口尺寸以及槽间距可根据 实际应用调节，开口张角为15° 30°，开口宽度为2 5μπι，槽间距为ΙΟμπι，槽深度比 外延层厚度浅0 10 μ m。如图6所示，去除所述氧化硅掩膜层；如图7所示，生长一层牺 牲氧化层；如图8所示，去除所述牺牲氧化层，修复深槽侧面外延层的缺陷。步骤二、如图9所示，淀积的第一层未掺杂多晶硅；如图10所示，淀积第二层多 晶硅，并进行高能量P型杂质注入，所述P型杂质注入的杂质为硼、注入能量为IOOOkeV 2000keV，剂量为1E12 lE13cm_2，视应用和设计而定，注入后所述N型外延层中的P型杂 质总量与N型杂质总量相等。如图11所示，淀积第三层未掺杂多晶硅，即该层多晶硅不需 要掺杂。如图12所示，多晶硅填满所述V型槽后进行研磨使得表面平整化。步骤三、如图13所示，退火推进，使多晶硅中的P型杂质分布均勻，形成所述多晶 硅P型柱；所述退火推进的温度为800 1000°C，时间为30分钟 3小时，视应用和设计 而定。步骤四、如图14所示，在所述多晶硅P型柱中形成P阱，在P阱中形成源区，在所 述P阱中形成P型重掺杂区，该P型重掺杂区用以形成所述P阱和源区电极的欧姆接触。最 后形成栅极以及源、漏和栅极的金属接触，完成所述N型超级VDMOS的制作。以上通过具体实施例对本专利技术进行了详细的说明，但这些并非构成对本专利技术的限 制。在不脱离本专利技术原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应 视为本专利技术的保护范围。权利要求1.一种N型超结VDMOS中多晶硅P型柱的形成方法，其特征在于，包括如下步骤 步骤一、在一 N型硅衬底上形成N型漏区以及N型硅外延层，在所述N型外延层上刻蚀出V型槽或锥形孔；步骤二、淀积三层多晶硅填满所述V型槽或锥形孔，其中所述第二层多晶硅淀积后，进 行P型杂质的注入，注入后所述N型外延层中的P型杂质总量与N型杂质总量相等，所述三 层多晶硅淀积完成后，对所述衬底表面进行研磨平整化；步骤三、对所述注入的P型杂质进行退火推进，形成所述多晶硅P型柱； 步骤四、形成所述N型超结VDMOS的源区、栅极以及源、漏和栅极的金属接触。2.如权利要求1所述的N型超结VDMOS中多晶硅P型柱的形成方法，其特征在于步 骤一中所述N型外延层的杂质体浓度为1E14 lE15cm_3。3.如权利要求1所述的N型超结VDMOS中多晶硅P型柱的形成方法，其特征在于步 骤一中所述V型槽或锥形孔采用各向异性刻蚀形成，开口张角为15° 30°，开口宽度为 2 5μπι，槽间距为10 μ m，槽深度比外延层厚度浅0 10 μ m。4.如权利要求1所述的N型超结VDMOS中多晶硅P型柱的形成方法，其特征在于步 骤二中所述P型杂质注入的杂质为硼、注入能量为IOOOkeV 2000keV，剂量为1E12 lE13cnT2。5.如权利要求1所述的N型超结VDMOS中多晶硅P型柱的形成方法，其特征在于步 骤三中所述退火推进的温度为800 1000°C，时间为30分钟 3小时。全文摘要本专利技术公开了一种N型超结VDMOS中多晶硅P型柱的形成方法，包括步骤一、在一N型硅衬底上形成N型漏区以及N型硅外延层，在N型外延层上刻蚀出V型槽或锥形孔；步骤二、淀积三层多晶硅填满V型槽或锥形孔，其中第二层多晶硅淀积后，进行P型杂质本文档来自技高网...

【技术保护点】
１．一种Ｎ型超结ＶＤＭＯＳ中多晶硅Ｐ型柱的形成方法，其特征在于，包括如下步骤：步骤一、在一Ｎ型硅衬底上形成Ｎ型漏区以及Ｎ型硅外延层，在所述Ｎ型外延层上刻蚀出Ｖ型槽或锥形孔；步骤二、淀积三层多晶硅填满所述Ｖ型槽或锥形孔，其中所述第二层多晶硅淀积后，进行Ｐ型杂质的注入，注入后所述Ｎ型外延层中的Ｐ型杂质总量与Ｎ型杂质总量相等，所述三层多晶硅淀积完成后，对所述衬底表面进行研磨平整化；步骤三、对所述注入的Ｐ型杂质进行退火推进，形成所述多晶硅Ｐ型柱；步骤四、形成所述Ｎ型超结ＶＤＭＯＳ的源区、栅极以及源、漏和栅极的金属接触。

【技术特征摘要】

【专利技术属性】
技术研发人员：钱文生，韩峰，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31