时间交织模拟-数字转换电路制造技术

本发明专利技术提供了一种时间交织模拟-数字(AD)转换电路，包括：第一和第二模拟-数字转换器，其通过在彼此互不相同的第一和第二定时处将模拟输入信号转换成带有第一频率的第一和第二数字信号来生成第一和第二数字信号序列。所述AD转换电路还包括：FIFO，其接收第一和第二数字信号序列；以及校正滤波器，其包括提供有公共时钟信号的第一和第二部分。校正滤波器通过将第一同步数字信号序列与经过校正滤波器的第一部分的第二同步数字信号序列相加来生成第一校正数字信号序列，并且通过使第二同步数字信号序列经过校正滤波器的第二部分来生成第二校正数字信号序列。

【技术实现步骤摘要】

本专利技术涉及模拟-数字(AD)转换电路，所述模拟-数字转换电路交织多个模拟-数字转换器以提高总采样速率、并且包括各滤波器以校正AD转换器的采样定时中的误差。
技术介绍
<第一常规技术>已知通过交织多个AD转换器而具有提高的总采样速率的时间交织AD转换系统，所述多个AD转换器在不同定时处采样模拟信号。例如，在美国专利公开No. US 2004/032358(专利文献1)中进一步提出通过提供与各AD转换器相对应的校正滤波器来校正交织操作中的误差。校正滤波器具有恢复应该被采样的值的功能、并且存储与要被校正的定时误差相对应的系数。<第二常规技术>另外，例如，美国专利公开No. US 2003/058144(专利文献2)提出以提供具有两个输入端子和输出端子的有限脉冲响应(FIR)型校正滤波器。HR滤波器从输出端子中的一个在延迟之后输出各AD转换器中一个的输出。HR滤波器进一步从输出端子中的另一个输出通过处理输入至两个输入端子的AD转换器的输出信号而生成的信号。最后，多路复用器交织或者交替地输出^R滤波器的两个输出信号。
技术实现思路
[要解决的问题]具有恢复应该被采样的值的功能的第一常规技术的校正滤波器可以如图8中所示地构造。这是所谓的分数延迟滤波器，当抽头数NT (或乘法器的数目)为7时，其具有图 1中所示的脉冲响应。当AD转换器的数目为2时，在通过图1中所示的特性的校正滤波器处理的各转换器中的一个的输出、并且通过用于定时调整的延迟电路将各转换器中的另一个的输出延迟之后，交织AD转换器的输出。校正滤波器的滤波器特性被设定为这样的特性，即，如果两个 AD转换器的采样定时中不存在误差At，则At = 0。当存在误差时，滤波器特性被设定为例如At = 0.5Ts'的特性。Ts'等于0.5Ts，并且Ts代表每个AD转换器的采样周期。在第一常规技术中，必须向多个AD转换器提供带有相继不同相位的时钟信号，以控制各转换器对模拟信号采样的定时。还必须向对应于各AD转换器的校正滤波器提供带有相继不同相位的时钟信号。因此，由于必须向AD转换器和校正滤波器均提供多相时钟信号，所以配备有这些块的半导体集成电路的定时设计变得复杂。而且，如上所述，校正滤波器具有预先在存储块中存储与要校正的各误差值相对应的各系数的构造。然而，在实际的AD转换电路中，由于时钟提供路线中的缓冲器的延迟时间的变化使得误差值对于每个产品而言是不同的，并且误差值随着例如电源电压和温度而变化。因此，为了存储对应于各种误差值的大量系数，需要大(容量)的存储器块。替代地，能够通过使用运算电路来测量实际误差值并生成与所测量的误差值相对应的系数。然而，在此情况下，必须在半导体集成电路中集成复杂的运算电路。第二常规技术也存在问题，S卩，必须向校正滤波器提供多相时钟信号且定时设计变得复杂。另外的问题是，要求存储与各种误差值相对应的大量系数或者提供运算电路以生成这些系数。本专利技术旨在解决上述问题。本专利技术的示例性目的是提供能够容易地进行定时设计的时间交织AD转换电路。本专利技术的另一示例性目的是提供具有校正滤波器的时间交织AD 转换器，所述校正滤波器能够校正采样定时误差的各种值而无需大(容量)存储器块或复杂运算电路。[解决问题的手段]根据本专利技术的各种示例性实施例，提供了时间交织模拟-数字(AD)转换电路，包括第一和第二 AD转换器、FIFO (先进先出电路)、校正滤波器和多路复用器。所述第一和第二 AD转换器通过在彼此互不相同的第一和第二定时处将模拟输入信号转换成带有第一频率的第一和第二数字信号来生成第一和第二数字信号序列。所述FIFO接收所述第一和第二数字信号序列并且在与第一和第二同步数字信号序列相同的定时处输出所述第一和第二数字信号序列。所述校正滤波器校正由所述第二定时与基准定时的误差而引起的所述第二数字信号序列中的误差。所述校正滤波器包括第一和第二部分，为所述第一和第二部分提供具有第一频率的公共时钟信号、并且所述第一和第二部分与所述公共时钟信号同步地操作。所述校正滤波器的所述第一和第二部分中的每一个均包括多个延迟元件，所述多个延迟元件中的每一个均具有与所述公共时钟信号的循环周期相等的延迟时间。所述校正滤波器通过使所述第二同步数字信号序列经过所述校正滤波器的所述第一部分并且将所述第一同步数字信号序列与经过所述校正滤波器的所述第一部分后的所述第二同步数字信号序列相加来生成第一校正数字信号序列。所述校正滤波器进一步通过使所述第二同步数字信号序列经过所述校正滤波器的所述第二部分来生成第二校正数字信号序列。根据各种示例性实施例，时间交织AD转换电路可以包括抽取滤波器。所述抽取滤波器可以包括第一部分和第二部分，为所述第一部分和所述第二部分提供所述公共时钟信号、并且所述第一和第二部分与所述公共时钟信号同步地操作。所述抽取滤波器的第一部分和第二部分中的每一个均包括第二延迟元件，所述第二延迟元件具有与所述公共时钟信号的循环周期相等的第二延迟时间。所述抽取滤波器可以通过使所述第一校正数字信号序列经过所述抽取滤波器的所述第一部分并使所述第二校正数字信号序列经过所述抽取滤波器的所述第二部分、并且将经过所述抽取滤波器的所述第一部分后的所述第一校正数字信号序列与经过所述抽取滤波器的所述第二部分后的所述第二校正数字信号序列相加来生成输出数字信号序列。根据各种示例性实施例，所述校正滤波器的第一和第二部分中的每一个均可以是法罗型滤波器。所述法罗型滤波器包括带有固定系数的Nsub个(Nsiffi彡2)HR型子滤波器， 其每一个均接收所述第二同步数字信号序列且包括对应的多个延迟元件。每一个法罗型滤波器均包括第一乘法器，其将子滤波器中的第一个子滤波器的输出乘以第二定时中的误差的归一化值；第二至第(Nsub-I)个乘法器，其每一个均将对应于一个子滤波器的输出与前一个乘法器的输出之和乘以误差的归一化值；以及输出端子，其输出第(Nsiffi-I)个乘法器的输出与第Nsiffi个子滤波器的输出之和作为法罗型滤波器的输出。根据各种示例性实施例，时间交织AD转换电路可以包括误差测量电路，所述误差测量电路测量第二定时中的误差并且生成该误差的归一化值。根据各种示例性实施例，通过下列步骤来确定校正滤波器的第一和第二部分的 FIR型子滤波器的各固定系数(1)假设对于第二定时中的误差的归一化值中的第一至第Ner (Ner彡2)个归一化值中的每一个而言，下列各项彼此一致的情况下，计算假想法罗型滤波器的每个子滤波器的系数，所述各项包括(a)适合于校正误差的归一化值的Ner个Nt抽头(Nt彡2) FIR型滤波器中的每一个的脉冲响应；(b)假想法罗型滤波器的脉冲响应，该假想法罗型滤波器包括=Nsiffi个Nt抽头HR 型子滤波器；第一乘法器，其将子滤波器中的第一个子滤波器的输出乘以误差的归一化值； 第二至第(Nsiffi-I)个乘法器，每一个均将前一个乘法器的输出与对应于一个子滤波器的输出之和乘以误差的归一化值；以及输出端子，其输出第(Nsiffi-I)个乘法器的输出与第Nsub个子滤波器的输出之和作为法罗型滤波器的输出；以及(2)将所述假想法罗型滤波器中的所述各子滤波器中的每一个子滤波器的经计算的系数中的偶数编号的本文档来自技高网...

【技术保护点】
１．时间交织模拟－数字（ＡＤ）转换电路，包括：第一和第二ＡＤ转换器，所述第一和第二ＡＤ转换器通过在彼此互不相同的第一和第二定时处将模拟输入信号转换成带有第一频率的第一和第二数字信号来生成第一和第二数字信号序列；ＦＩＦＯ，所述ＦＩＦＯ接收所述第一和第二数字信号序列、并且在与第一和第二同步数字信号序列相同的定时处输出所述第一和第二数字信号序列；和校正滤波器，所述校正滤波器校正由所述第二定时与基准定时的误差引起的所述第二数字信号序列中的各误差，所述校正滤波器包括第一和第二部分，为所述第一和第二部分提供具有所述第一频率的公共时钟信号、并且所述第一和第二部分与所述公共时钟信号同步地操作，所述校正滤波器的所述第一和第二部分中的每一个均包括多个延迟元件，所述多个延迟元件中的每一个均具有与所述公共时钟信号的循环周期相等的延迟时间；其中，所述校正滤波器生成：第一校正数字信号序列，其中所述校正滤波器通过使所述第二同步数字信号序列经过所述校正滤波器的所述第一部分、并且将所述第一同步数字信号序列与经过所述校正滤波器的所述第一部分后的所述第二同步数字信号序列相加来生成所述第一校正数字信号序列；以及第二校正数字信号序列，其中所述校正滤波器通过使所述第二同步数字信号序列经过所述校正滤波器的所述第二部分来生成所述第二校正数字信号序列。...

【技术特征摘要】
2010.03.25 JP 2010-0693201.时间交织模拟-数字(AD)转换电路，包括第一和第二 AD转换器，所述第一和第二 AD转换器通过在彼此互不相同的第一和第二定时处将模拟输入信号转换成带有第一频率的第一和第二数字信号来生成第一和第二数字信号序列；FIFO,所述FIFO接收所述第一和第二数字信号序列、并且在与第一和第二同步数字信号序列相同的定时处输出所述第一和第二数字信号序列；和校正滤波器，所述校正滤波器校正由所述第二定时与基准定时的误差引起的所述第二数字信号序列中的各误差，所述校正滤波器包括第一和第二部分，为所述第一和第二部分提供具有所述第一频率的公共时钟信号、并且所述第一和第二部分与所述公共时钟信号同步地操作，所述校正滤波器的所述第一和第二部分中的每一个均包括多个延迟元件，所述多个延迟元件中的每一个均具有与所述公共时钟信号的循环周期相等的延迟时间； 其中，所述校正滤波器生成第一校正数字信号序列，其中所述校正滤波器通过使所述第二同步数字信号序列经过所述校正滤波器的所述第一部分、并且将所述第一同步数字信号序列与经过所述校正滤波器的所述第一部分后的所述第二同步数字信号序列相加来生成所述第一校正数字信号序列；以及第二校正数字信号序列，其中所述校正滤波器通过使所述第二同步数字信号序列经过所述校正滤波器的所述第二部分来生成所述第二校正数字信号序列。2.根据权利要求1所述的时间交织AD转换电路，进一步包括抽取滤波器，所述抽取滤波器包括第一部分和第二部分，为所述第一部分和所述第二部分提供所述公共时钟信号、并且所述第一部分和所述第二部分与所述公共时钟信号同步地操作，所述抽取滤波器的所述第一部分和所述第二部分中的每一个均包括第二延迟元件，所述第二延迟元件具有与所述公共时钟信号的循环周期相等的第二延迟时间， 其中，所述抽取滤波器通过下列处理生成输出数字信号序列 使所述第一校正数字信号序列经过所述抽取滤波器的所述第一部分，并且使所述第二校正数字信号序列经过所述抽取滤波器的所述第二部分；以及将经过所述抽取滤波器的所述第一部分后的所述第一校正数字信号序列与经过所述抽取滤波器的所述第二部分后的所述第二校正数字信号序列相加。3.根据权利要求1或2所述的时间交织AD转换电路，其中所述校正滤波器的所述第一和第...

【专利技术属性】
技术研发人员：西一斗，
申请(专利权)人：川崎微电子股份有限公司，
类型：发明
国别省市：JP