用于控制显示设备的装置和方法制造方法及图纸

一种用于控制显示设备将像素数据与输入时钟信号同步写入缓冲器中的示例性装置。在多个帧的每一个中，计算表示输入和输出端之间的定时差的变化的差值，并且在垂直消隐时段内，执行基于前一帧期间计算的差值的定时校正。此后，像素数据与输出时钟信号同步从缓冲器读取并输出到显示设备。

【技术实现步骤摘要】

本专利技术涉及显示控制装置和控制显示设备的方法。该装置与输入时钟信号同步地接收从图像源传送的图像数据，并且与输出时钟信号同步地将图像数据输出到显示设备，其中所述输出时钟信号可能与输入时钟信号异步。
技术介绍
诸如个人计算机和各种可视装置的图像源可以经由基于诸如DisplayPort的各种标准的数字图像输入/输出接口连接到诸如液晶显示器的图像显示设备。图像源向图像显示设备传送包括图像数据、音频数据、同步信号等等的分组。在上述DisplayPort标准中，图像数据与输入时钟信号CLK1同步传送。此外，传送值M和N(M和N均是正整数)，以便使图像显示装置生成输出时钟信号CLK2，其具有N*(CLK1的周期时段)＝M*(CLK2的周期时段)的关系。值M和N被周期地向图像显示装置传送，以便周期性地更新时钟信号CLK1和CLK2之间的关系。因此，图像显示设备可以带有包括时钟生成电路的显示控制装置，该时钟生成电路基于输入时钟信号CLK1和从图像源接收的值M和N，生成输出时钟信号CLK2。显示控制装置可以进一步包括将与输入时钟信号CLK1同步接收的图像信号转换成将要与输出时钟信号CLK2同步提供给本文档来自技高网...

【技术保护点】
一种用于控制显示设备的装置，包括：图像数据缓冲器，包括缓冲存储器，所述图像数据缓冲器接收输入数据，所述输入数据包括按帧的顺序并且进一步按每一帧中的行的顺序的多个像素数据组，每一个像素数据组表示构成多个行的每一个的像素组的值，所述多个行中的每一个依次构成多个帧的每一个，并且所述图像数据缓冲器与第一时钟信号同步地将所述各像素数据组写入所述缓冲存储器，其中，所述输入数据进一步包括表示各自行中的水平消隐时段的结束的水平消隐信号的结束，以便在各行的相应一个中的水平消隐信号的结束之后，接收每一个所述像素数据组；差值计算电路，计算多个帧的每一个中，在第一时钟信号的特定数量周期的时段期间，第二时钟信号的周期数...

【技术特征摘要】
JP 2009-7-23 2009-1722161.一种用于控制显示设备的装置，包括：图像数据缓冲器，包括缓冲存储器，所述图像数据缓冲器接收输入数据，所述输入数据包括按帧的顺序并且进一步按每一帧中的行的顺序的多个像素数据组，每一个像素数据组表示构成多个行的每一个的像素组的值，所述多个行中的每一个依次构成多个帧的每一个，并且所述图像数据缓冲器与第一时钟信号同步地将所述各像素数据组写入所述缓冲存储器，其中，所述输入数据进一步包括表示各自行中的水平消隐时段的结束的水平消隐信号的结束，以便在各行的相应一个中的水平消隐信号的结束之后，接收每一个所述像素数据组；差值计算电路，计算多个帧的每一个中，在第一时钟信号的特定数量周期的时段期间，第二时钟信号的周期数与其预期值之间的差值；以及读取控制电路：在各帧的第一个中，按照行的顺序，从基于各行的第一个中的水平消隐信号的结束的定时为每一行所确定的读取开始定时，为每一行，指定第二时钟信号的特定数量周期的时段，以及在各帧的第二个和后续帧的每一个中，基于所述差值计算电路在前一帧中所计算的所述差值，在各行的所述第一个中的水平消隐信号的结束之前，执行定时校正，以及随后按照行的顺序，从为每一行校正的读取开始定时，为每一行，指定所述第二时钟信号的所述特定数量周期的时段，以及在各帧的第一个和后续帧的每一个中，命令所述缓冲存储器，在每个所指定的时段中，与第二时钟信号同步地，读取并向所述显示设备输出所述各像素数据组的相应一个。2.如权利要求1所述的装置，其中，所述第二时钟信号与所述第一时钟信号异步。3.如权利要求1或2所述的装置，其中，所述读取控制电路包括时钟计数器，所述时钟计数器在各帧的第一个中的各行的第一个中的水平消隐信号的结束的定时处，被初始化为初始值，然后重复计数所述第二时钟信号的周期，并且当所述时钟计数器的计数值达到特定计数值时，被初始化为所述初始值；以及所述读取控制电路，基于所述时钟计数器的所述计数值，为每一行，指定所述第二时钟信号的所述特定数量周期的时段，并且通过调整所述特定计数值和所述初始值中的一个，来执行所述定时校正。4.如权利要求3所述的装置，其中，所述差值计算电路，基于在各行的第一个之后的各行的一个中的水平消隐信号的结束的定时处所述时钟计数器的所述计数值，来计算所述差值。5.如权利要求3所述的装置，其中：当所述时钟计数器的所述计数值在特定范围内时，所述读取控制电路命令所述缓冲存储器读取和输出所述各像素数据组的所述相应一个。6.如权利要求1或2所述的装置，其中，所述缓冲存储器具有不足以存储每一个所述像素数据组的存储容量。7.一种用于控制显示设备的装置，包括：图像数据缓冲器，包括缓冲存储器，所述图像数据缓冲器接收输入数据，所述输入数据包括按帧的顺序并且进一步按每一帧中的行的顺序的多个像素数据组，每一个像素数据组表示构成多个行的每一个的像素组的值，所述多个行中的每一个依次构成多个帧的每一个，并且所述图像数据缓冲器与第一时钟信号同步地将所述各像素数据组写入所述缓冲存储器，其中，所述输入数据进一步包括表示各自行中的水平消隐时段的结束的水平消隐信号的结束，以便在各行的相应一个中的水平消隐信号的所述结束之后，接收每一个所述像素数据组；读取控制电路，包括时钟计数器，所述时钟计数器在各帧的第一个中的各行的第一个中的水平消隐信号的结束的定时处，被初始化为初始值，然后重复计数第二时钟信号的周期，并且当所述时钟计数器的计数值达到特定计数值时，被初始化为所述初始值；以及差值计算电路，计算在所述多个帧的每一个中，在各行的第一个之后的各行的一个中的水平消隐信号的所述结束的定时处，所述时钟计数器的所述计数值与其预期值之间的差值；以及其中，所述读取控制电路：在各帧的第一个中，按照行的顺序，基于所述时钟计数器的所述计数值，为每一行，指定所述第二时钟信号的特定数量周期的时段，以及在各帧的第二个和后续帧的每一个中，通过基于在前一帧中所述差值计算电路所计算的差值来调整所述特定计数值和所述初始值中的一个，以便在各行的第一个中的水平消隐信号的结束之前，执行定时校正，以及随后按照行的顺序，基于所述时钟计数器的所述计数值，为每一行，指定所述第二时钟信号的所述特定数量周期的时段，以及在各帧的第一和后续帧的每一个中，命令所述缓冲存储器在每个所述指定的时段中，与所述第二时钟信号同步地，读取并向所...

【专利技术属性】
技术研发人员：内山义弘，
申请(专利权)人：川崎微电子股份有限公司，
类型：发明
国别省市：JP[日本]