图像处理装置制造方法及图纸

提供了图像处理装置。示意性图像处理装置包括：存储器控制电路，用于将像素数据存储在帧存储器中；图像处理电路，用于对存储在帧存储器中的像素数据进行处理；以及输出电路，用于输出处理的像素数据。存储器控制电路将像素数据划分成高位部分以及低位部分，并且低位处理电路通过以下中的一个将低位部分存储在帧存储器中：(i)将像素数据的每一个的低位部分划分成n个单元部分并且在n个连续帧时段的每一个期间将n个单元部分的相应一个存储在帧存储器中以及(ii)将构成帧的每一个的像素划分成n个组并且在n个连续帧时段的每一个期间将n个组的相应一个组中的像素的像素数据的低位部分存储在帧存储器中。

【技术实现步骤摘要】

该公开涉及通过使用存储在帧存储器中的像素数据或图像数据来执行诸如双速率转换处理的帧速率转换处理的图像处理装置。具体地，该公开涉及在将像素数据或图像数据存储在帧存储器中之前对像素数据或图像数据进行压缩的图像处理装置。
技术介绍
诸如利用液晶显示器的电视机的图像处理装置接收多种类型的像素数据，例如标准电视图像的每一个帧或场的像素数据以及与片源图像的每一个影片帧相对应的每一个帧的像素数据。图像处理装置对输入像素数据的类型进行检测并且根据所检测到的类型执行转换处理并且产生用于显示图像的输出像素数据。 近来，诸如在由本申请人所提交的日本特开专利JP 2011-19037(专利文献I)中所描述的装置的执行帧速率转换的图像显示装置已在商业上使用。这样的装置以输入帧速率接收每一个帧的像素数据并且通过在连续帧之间插入内插图像来执行诸如双速率转换处理的帧速率转换处理。帧速率转换处理对于降低片源图像中的抖动以及改善液晶显示器对运动图像的响应是有效的。此外，近年来，显示10位像素数据的图像显示装置广泛地用于显示准确的颜色电平。在这样的显示装置中所使用的图像处理装置接收10位像素数据，其可以具有30位的总位数，包括用于R(红)、G(绿)、以及B(蓝)原色中的每一个的10位。传统地，执行双速率转换操作的图像处理装置将10位输入像素数据和10位内插像素数据的整个位存储在帧存储器中。当显示运动图像时，人眼不能区分以10位像素数据所显示的图像与以8位像素数据所显示的图像。因此，具有8位分辨率的像素数据足以显示运动图像。另一方面，当显示静止图像时，人眼能够清楚地区分以10位像素数据所显示的图像与以8位像素数据所显示的图像。因此，具有10位分辨率的像素数据优选用于显示静止图像。建议了一种利用人眼的该特征的技术。也就是说，如图7中所示，将输入的10位像素数据划分成高8位部分和低位部分并且将其单独地存储在帧存储器中。此外，通过仅使用输入像素数据的高位部分产生8位内插像素数据并且将其存储在帧存储器中。向8位内插像素数据添加输入像素数据的低2位部分以产生用于显示内插图像的10位内插像素数据。在图7中所示的图像处理装置50中，划分电路52将当前帧的10位输入像素数据划分成高8位部分和低2位部分并且将其单独地存储在帧存储器56的相应存储区中。内插图像产生电路54从(i)从划分电路52输入的当前帧像素数据的高8位部分以及(ii)从帧存储器56所读取的先前帧输入像素数据的高8位部分产生当前帧内插像素数据的高8位部分。将内插图像产生电路54所产生的当前帧内插像素数据的高8位部分存储在帧存储器56中。然后，加法器58将(i)以预定顺序从帧存储器56所读取的输入像素数据或内插像素数据的高8位部分的每一个与(ii)也是从帧存储器56所读取的输入像素的低2位部分的相应一个相加。从而，产生10位输出像素数据。日本特开专利JP 2008-304763(专利文献2)描述了另一技术。也就是说，(i)将显示场数据的高位部分和低位部分存储在帧存储器中的单独存储区中，并且(ii)从帧存储器仅读取高位部分作为在运动图像加重处理单元中所使用的先前帧显示数据。然而，执行帧速率转换操作的这些现有技术的图像处理装置需要将整个10位输入像素数据存储在帧存储器中。与存储8位像素数据相比，存储10位像素数据需要更大的存储器容量和更宽的访问带宽。因此，通常采用像素数据的压缩。具体地，可对像素数据的高位部分进行有效地压缩。例如，在存储在帧存储器中之前，以50%的压缩比率对像素数据的高8位部分进行压缩。另一方面，很难以高压缩比率对低位部分进行压缩。因此，通常将低位部分无压缩地存储在帧存储器中。如果以50%的压缩比率对高8位部分进行压缩，并且不对低2位部分进行压缩，则总压缩比率是40%，这不足够高。
技术实现思路
本专利技术的示意性目的是提供能够降低需要的存储器容量的图像处理装置。本专利技术的进一步示意性目的是提供能够降低访问带宽的图像处理装置。该公开的方面提供一种图像处理装置，包括存储器控制电路，用于在多个帧时段的每一个期间接收多个像素数据并且将所述多个像素数据存储在帧存储器中，所述多个像素数据的每一个表示构成多个帧的每一个的多个像素的每一个的值；图像处理电路，用于对存储在所述帧存储器中的所述多个像素数据进行处理以产生多个处理的像素数据；以及输出电路，用于输出所述多个处理的像素数据。所述存储器控制电路包括划分电路，用于将所述多个像素数据的每一个划分成高位部分以及除所述高位部分之外的低位部分以产生所述多个像素数据的多个高位部分和多个低位部分；高位处理电路，用于将所述高位部分存储在所述帧存储器中；以及低位处理电路，用于将所述低位部分存储在所述帧存储器中。所述图像处理电路通过使用存储在所述帧存储器中的所述多个像素数据的所述高位部分产生所述多个处理的像素数据。所述低位处理电路通过以下中的一个将所述低位部分存储在所述帧存储器中(i)将所述多个像素数据的每一个的所述低位部分划分成每一个包括至少一位的n个单元部分，其中n是大于I的整数，并且在所述帧时段的n个连续帧时段的每一个期间将所述多个像素数据的每一个的n个单元部分的相应一个存储在所述帧存储器中；以及(ii)将构成所述多个帧的每一个的所述多个像素划分成n个组，并且在所述帧时段的n个连续帧时段的每一个期间将表示所述n个组的相应一个组中的所述多个像素的值的所述多个像素数据的所述低位部分存储在所述帧存储器中。在示例中，所述低位处理电路包括时分电路，用于以时分方式将表示所述n个组的相应一个组中的所述多个像素的值的所述多个像素数据的每一个的所述低位部分存储在所述帧存储器中。在实施例中，所述图像处理电路产生所述多个处理的像素数据的每一个的高位部分；以及所述输出电路包括加法器，用于在所述输出电路输出所述多个处理的像素数据的每一个之前将所述多个处理的像素数据的每一个的所述高位部分以及从所述帧存储器所读取的所述多个像素数据的相应一个的所述低位部分相加。在另一实施例中，高位处理电路进一步包括压缩电路，用于对所述高位部分进行压缩并且将压缩的高位部分存储在所述帧存储器中。在示例中，所述图像处理电路产生多个内插像素数据作为所述多个处理的像素数据，所述多个内插像素数据的每一个表示构成内插在所述多个帧之间的多个内插帧的每一个的多个像素的每一个的值。该公开的另一方面提供一种用于图像处理的系统，包括所述图像处理装置和所述帧存储器。该公开的又一方面提供一种图像处理方法，包括接收多个像素数据并且将所述多个像素数据存储在帧存储器中；对存储在所述帧存储器中的所述多个像素数据进行处理、以产生多个处理的像素数据；以及输出所述多个处理的像素数据。所述存储包括将所述多个像素数据的每一个划分成高位部分以及除所述高位部分之外的低位部分以产生所述多个像素数据的多个高位部分和多个低位部分；将所述高位部分存储在所述帧存储器中；以及将所述低位部分存储在所述帧存储器中。所述处理通过使用存储在所述帧存储器中的所述多个像素数据的所述高位部分产生所述多个处理的像素数据。此外，通过以下中的一个执行所述低位部分的存储(i)将所述多个像素数据的每一个的所述低位部分划分成每一个包括至少一位的n个单元部分，其中n是大于I的整数，并且本文档来自技高网...

【技术保护点】
一种图像处理装置，包括：存储器控制电路，用于在多个帧时段的每一个期间接收多个像素数据并且将所述多个像素数据存储在帧存储器中，所述多个像素数据的每一个表示构成多个帧的每一个的多个像素的每一个的值；图像处理电路，用于对存储在所述帧存储器中的所述多个像素数据进行处理以产生多个处理的像素数据；以及输出电路，用于输出所述多个处理的像素数据，其中：所述存储器控制电路包括：划分电路，用于将所述多个像素数据的每一个划分成高位部分以及除所述高位部分之外的低位部分以产生所述多个像素数据的多个高位部分和多个低位部分；高位处理电路，用于将所述高位部分存储在所述帧存储器中；以及低位处理电路，用于将所述低位部分存储在所述帧存储器中；所述图像处理电路通过使用存储在所述帧存储器中的所述多个像素数据的所述高位部分产生所述多个处理的像素数据；以及所述低位处理电路通过以下中的一个将所述低位部分存储在所述帧存储器中：(i)将所述多个像素数据的每一个的所述低位部分划分成每一个包括至少一位的n个单元部分，其中n是大于1的整数，并且在所述帧时段的n个连续帧时段的每一个期间将所述多个像素数据的每一个的n个单元部分的相应一个存储在所述帧存储器中；以及(ii)将构成所述多个帧的每一个的所述多个像素划分成n个组，并且在所述帧时段的n个连续帧时段的每一个期间将表示所述n个组的相应一个组中的所述多个像素的值的所述多个像素数据的所述低位部分存储在所述帧存储器中。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：于欢，
申请(专利权)人：川崎微电子股份有限公司，
类型：发明
国别省市：