本发明专利技术公开了属于集成电路设计技术领域的一种正高压电平转换电路。本发明专利技术的连接关系如下：VIN输入电压连接INV1反相器和第一自举电路的公共节点，INV1反相器还与第二自举电路连接，电压转换电路分别与第一自举电路、第二自举电路和VOUT输出电压连接。本发明专利技术的有益效果为：电路结构简单、转换速度快、功耗小。两个自举电路将低压控制信号的摆幅增大一倍，增强了电压转换电路中两个高压NMOS晶体管的驱动能力，从而减小了电压转换电路在电压转换过程中下拉NMOS晶体管与上拉PMOS晶体管间严重的竞争，降低了高压转换的功耗，本发明专利技术在很低的电源电压下仍然能够正常工作。
【技术实现步骤摘要】
本专利技术属于集成电路设计
，特别涉及一种正高压电平转换电路。
技术介绍
目前，闪存(Flash memory)广泛应用在手机、相机、掌上电脑等便携式设备中，它具有掉电数据不丢失、高编程速度、高集成度等优点。图1是一个传统闪存单元的剖面图， 它是由多晶硅控制栅10和浮栅12组成的叠栅结构。在P型衬底16上，通过注入形成η+ 结构的源极14和漏极15。另外，浮栅12和ρ型衬底16间用第二绝缘层13隔离，多晶硅控制栅10与浮栅12之间用第一绝缘层11隔离。这种叠栅结构，使得从多晶硅控制栅10看到的存储单元的阈值电压，取决于浮栅12中电子的数量。闪存单元采用R)wler-N0rdheim(简称F_N)隧穿效应进行编程、擦除操作。表1 是闪存单元进行各种操作时控制栅极、漏极、源极上的典型电压。操作控制栅漏极区源极区编程10V-5V-5V擦除-5V10V10V读取2. 5V0. 8VOV表 1从上表可以看出，当存储器进行不同操作时，均需要施加正高压，这就需要一个能够将输入的数据转化为相应的正高压的正高压电平转换电路。图2是一个传统的正高压电平转换电路。当IN输入电压为OV时，通过INV反相器输出为高电平电压，因此NMOS晶体管204导通，使得PMOS晶体管201也导通。因此N节点电压被上拉到VPH正高压，这使得PMOS晶体管203关断，因此OUT输出电压为VSS地电位。当VIN输入电压为VDD电源电压时，匪OS晶体管202导通，使得PMOS晶体管203 导通。因此OUT输出电压拉至VPH正高压。另外NMOS晶体管204关断，切断了从VPH正高压到VSS地电位的直流通路，OUT输出电压保持为VPH正高压。可见，OUT输出电压可以在 VPH正高压与VSS地电位之间切换，从而完成了 IN输入电压对VPH正高压的控制和切换。然而，对于图2所示的传统正高压电平切换电路，当VDD电源电压降低时，NMOS晶体管202和NMOS晶体管204的栅极驱动电压下降，因此其导通能力将下降，导致电平转换过程中PMOS晶体管与NMOS晶体管间的竞争加剧，出现较大的电平转换延迟和转换功耗。当 VDD电源电压进一步下降时，甚至会出现电路不能正常切换高压的问题。简单增大NMOS晶体管尺寸的方法将导致切换电路的面积急剧增大，提高了工艺成本。另外，由于闪存系统中字线和位线数目众多，高压切换电路的性能退化将严重影响整个闪存系统的性能。
技术实现思路
本专利技术的目的针对上述缺陷公开一种正高压电平转换电路。它的连接关系如下 VIN输入电压连接INVl反相器和第一自举电路的公共节点，INVl反相器还与第二自举电路连接，电压转换电路分别与第一自举电路、第二自举电路和VOUT输出电压连接。所述第一自举电路的连接关系如下VIN输入电压分别连接第一反相器的输入端、第二 PMOS晶体管的栅极和第一 NMOS晶体管的栅极，第一反相器与第一电容串联，m节点分别连接第一电容、第一 PMOS晶体管的漏极和第二 PMOS晶体管的源极，N2节点分别连接第一 PMOS晶体管的栅极、第三NMOS晶体管的栅极、第二 PMOS晶体管的漏极和第一 NMOS 晶体管的漏极，VDD电源电压分别连接第二 PMOS晶体管的衬底以及第一 PMOS晶体管的源极和衬底，第一 NMOS晶体管的源极和衬底均连接VSS地电位。所述第二自举电路的连接关系如下N0节点分别连接INVl反相器的输出端、第二反相器的输入端、第四PMOS晶体管的栅极和第二NMOS晶体管的栅极，第二反相器与第二电容串联，N3节点分别连接第二电容、第三PMOS晶体管的漏极和第四PMOS晶体管的源极，N4 节点分别连接第三PMOS晶体管的栅极、第四NMOS晶体管的栅极、第四PMOS晶体管的漏极和第二 NMOS晶体管的漏极，VDD电源电压分别连接第四PMOS晶体管的衬底以及第三PMOS 晶体管的源极和衬底，第二 NMOS晶体管的源极和衬底均连接VSS地电位。所述电压转换电路的连接关系如下VPH正高压分别连接第五PMOS晶体管的源极和衬底以及第六PMOS晶体管的源极和衬底，VSS地电位分别连接第三NMOS晶体管的源极和衬底以及第六PMOS晶体管的源极和衬底，第五PMOS晶体管的栅极连接第六PMOS晶体管的漏极、第四NMOS晶体管的漏极和VOUT输出电压的公共节点，第六PMOS晶体管的栅极连接五PMOS晶体管的漏极和第三NMOS晶体管的漏极的公共节点。本专利技术的有益效果为电路结构简单、转换速度快、功耗小。两个自举电路将低压控制信号的摆幅增大一倍，增强了电压转换电路中两个高压NMOS晶体管的驱动能力，从而减小了电压转换电路在电压转换过程中下拉NMOS晶体管与上拉PMOS晶体管间严重的竞争，降低了高压转换的功耗，本专利技术在很低的电源电压下仍然能够正常工作。附图说明图1，是一个传统的快闪存储器存储单元的剖面图；图2，传统的正高压电平转换电路结构示意图；图3，本专利技术提出的正电压电平转换电路的一个实施例；图4，本专利技术提出的正电压电平转换电路的另一个实施例。具体实施例方式下面结合附图对本专利技术做进一步说明。如图3所示，一种正高压电平转换电路的连接关系如下VIN输入电压连接INVl 反相器40和第一自举电路41的公共节点，INVl反相器40还与第二自举电路42连接，电压转换电路43分别与第一自举电路41、第二自举电路42和VOUT输出电压连接。第一自举电路41的连接关系如下VIN输入电压分别连接第一反相器4101的输入端、第二 PMOS晶体管4104的栅极和第一 NMOS晶体管4105的栅极，第一反相器4101与第一电容4102串联，附节点分别连接第一电容4102、第一 PMOS晶体管4103的漏极和第二 PMOS晶体管4104的源极，N2节点分别连接第一 PMOS晶体管4103的栅极、第三NMOS晶体管4302的栅极、第二 PMOS晶体管4104的漏极和第一 NMOS晶体管4105的漏极，VDD电源电压分别连接第二 PMOS晶体管4104的衬底以及第一 PMOS晶体管4103的源极和衬底，第一 NMOS晶体管4105的源极和衬底均连接VSS地电位。第二自举电路42的连接关系如下N0节点分别连接INVl反相器40的输出端、第二反相器4201的输入端、第四PMOS晶体管4204的栅极和第二 NMOS晶体管4205的栅极， 第二反相器4201与第二电容4202串联，N3节点分别连接第二电容4202、第三PMOS晶体管 4203的漏极和第四PMOS晶体管4204的源极，N4节点分别连接第三PMOS晶体管4203的栅极、第四NMOS晶体管4304的栅极、第四PMOS晶体管4204的漏极和第二 NMOS晶体管4205 的漏极，VDD电源电压分别连接第四PMOS晶体管4204的衬底以及第三PMOS晶体管4203的源极和衬底，第二 NMOS晶体管4205的源极和衬底均连接VSS地电位。电压转换电路43的连接关系如下VPH正高压分别连接第五PMOS晶体管4301的源极和衬底以及第六PMOS晶体管4303的源极和衬底，VSS地电位分别连接第三NMOS晶体管4302的源极和衬底以及第六PMOS晶体管4303的源极和衬底，第五PMOS晶体管4301和第六PMOS晶体管430本文档来自技高网...
【技术保护点】
１．一种正高压电平转换电路，其特征在于，它的连接关系如下：ＶＩＮ输入电压连接ＩＮＶ１反相器（４０）和第一自举电路（４１）的公共节点，ＩＮＶ１反相器（４０）还与第二自举电路（４２）连接，电压转换电路（４３）分别与第一自举电路（４１）、第二自举电路（４２）和ＶＯＵＴ输出电压连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：王雪强，刘培军，潘立阳，伍冬，周润德，
申请(专利权)人：清华大学，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。