【技术实现步骤摘要】
本技术涉及集成电路领域的一种上拉电阻电路结构。
技术介绍
在集成电路中，上拉电阻的使用相当频繁。所谓上拉，就是将某电位点通过电阻与电源VDD相连，从而将不确定的信号通过该电阻嵌位在高电平，该电阻同时起限流作用。实际应用中，通常是通过一个宽长比比较小的MOS管来实现上拉电阻的功能。以PMOS管为例， 如附图1所示为传统的采用一个PMOS管作为上拉电阻的情形。根据PMOS管的特性，源极接电源VDD，栅极接地时PMOS管导通，则漏极输出的一定是高电平。通常的MOS管其宽长比是远远大于1的，这样的管子等效电阻小，对信号的损耗小，输出的高电平是接近电源VDD 的。而图中，PMOS管的宽长比W/L等于1，则管子的等效电阻较大，在输出端接了其他电路的时候相当于接了一个上拉电阻。管子宽长比越小，等效电阻越大。由上面的分析可以知道，在需要很大的上拉电阻的时候，由于工艺对管子最小宽度的限制，管子的尺寸肯定很大，如果大量使用的话，在版图上会占用很大的面积，无形中大大增加了芯片的成本。
技术实现思路
本技术的目的就在于解决现有技术中存在的问题，使用新的电路结构实现上拉电阻的功能，以缩小其在版图中占用的面积。本技术采用如下技术方案一种上拉电阻电路结构，其特征在于所述电路结构包含至少两个MOS管，所述至少两个MOS管并联在一起，其中一个MOS管的栅极接一控制信号EN，其余MOS管的栅极接一电流基准信号rtias，所述并联在一起的MOS管的源极接电源VDD，所述并联在一起的MOS 管的漏极作为所述电路结构的输出端Y。本技术提供了一种新的上拉电阻电路结构，与现有技术相比，通过采用本技术的上拉...
【技术保护点】
１．一种上拉电阻电路结构，其特征在于所述电路结构包含至少两个ＭＯＳ管，所述至少两个ＭＯＳ管并联在一起，其中一个ＭＯＳ管的栅极接一控制信号（ＥＮ），其余ＭＯＳ管的栅极接一电流基准信号（Ｉｂｉａｓ），所述并联在一起的ＭＯＳ管的源极接电源（ＶＤＤ），所述并联在一起的ＭＯＳ管的漏极作为所述电路结构的输出端（Ｙ）。
【技术特征摘要】
1.一种上拉电阻电路结构，其特征在于所述电路结构包含至少两个MOS管，所述至少两个MOS管并联在一起，其中一个MOS管的栅极接一控制信号(EN)，其余MOS管的栅极接一电流基准信号(Ibias)，所述并联在一起的MOS管的源极接电源(VDD)，...
【专利技术属性】
技术研发人员：张姗，江猛，贾力，石万文，
申请(专利权)人：苏州华芯微电子股份有限公司，
类型：实用新型
国别省市：32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。