本发明专利技术公开一种低栅容金属氧化物半导体P-N结二极管结构及其制作方法。在元件的结构设计上，为金属氧化物半导体N型沟道场效元件结构与P-N结二极管共构的架构，并将部分的栅极盖覆区域由厚的介电层或低导电多晶硅层来取代，通过此种栅极间置层的元件结构设计，当元件于正向偏压操作时为金属氧化物半导体N型沟道场效元件与P-N面二极管并联，具有接近肖特基二极管的反应速度快与正向导通压降值(VF)低的特性。而于反向偏压操作时，通过元件P-N结二极管空乏区对漏电的夹止与N型沟道关闭的行为，使元件具有非常低的漏电流。
【技术实现步骤摘要】
本专利技术涉及一种低栅容金属氧化物半导体P-N结(Low Gate ChargingRectifier) 二极管结构及其制作方法，尤指具有较低漏电流、较低正向导通压降值(Vf)、较高反向耐电压值与较低反向回复时间特性的一种低栅容金属氧化物半导体P-N结二极管结构。
技术介绍
肖特基二极管为以电子作为载流子的单极性元件，其特性为速度快与正向导通压降值(Vf)低，但反向偏压漏电流则较大(与金属功函数及半导体掺杂浓度所造成的肖特基势垒值有关)，且因为以电子作为载流子的单极性元件，没有少数载流子复合的因素，反向回复时间较短。而P-N 二极管为一种双载流子元件，传导电流量大。但元件的正向操作压降值(Vf) —般较肖特基二极管高，且因空穴载流子的作用使P-N 二极管反应速度较慢，反向回复时间较长。为综合肖特基二极管与P-N 二极管的优点，提出来一种栅式二极管的架构利用平面式金属氧化物半导体场效晶体管的栅极与源极等电位，设定为阳极；而晶背(Wafer Back-side)漏极设定为阴极的二极管。该元件具有与肖特基二极管相匹敌或更低的正向导通压降值(VF)。反向偏压漏电流的性能接近P-N结二极管，较肖特基二极管为低。在高温的反向回复时间与肖特基二极管相近。该元件的介面可耐受温度则较肖特基二极管更高。 在应用上为较肖特基二极管性能更优良的元件。关于栅式二极管装置，其代表性在前专利技术可参阅2003年的美国专利第66M030 号，专利技术名称为 “RECTIFIER DEVICE HAVING A LATERALLYGRADED P-N JUNCTION FOR A CHANNEL REGION”，所披露的元件结构为代表。请参阅图1 (a) 1 (1)所示，其制作方法主要包括步骤首先，如图1 (a)所示，提供基板20与已长好的N-型外延层22，在其上生长场氧化层(FieldOxide) 50。而后如图1(b)所示，在氧化层50上形成光致抗蚀剂层 (photoresist) 52后进行光刻工艺及蚀刻工艺，以移除部分氧化层50，然后进行第一离子注入层的硼离子的注入(first Born Ion Implantation)。之后，如图1(c)所示，在光致抗蚀剂去除后，进行第一离子注入层硼离子的热驱入(Thermal Diffusion)，形成边缘的P型层(P-U8与中心的P型层(P-) 30。然后，进行第二离子注入层的氟化硼离子的注入(second BF2 Ion Implantation) 0接着如图1 (d)，1 (e)所示，进行第二光刻工艺及蚀刻工艺，利用光致抗蚀剂层M以移除部分氧化层50。如图1(f)所示，移除光致抗蚀剂层M后生长栅氧化层(gate 0xide)56、栅极多晶硅层(gate poly)58与氮化硅层(Nitride)60，并进行砷离子的注入(As Ion Implantation) 0接着如图1(g)所示，披覆化学气相沉积的氧化层 (CVD Oxide) 62，并于其上进行第三光刻工艺，留下栅极图案的光致抗蚀剂层64。然后，如图1(h)所示，对化学气相沉积的氧化层62，进行湿式蚀刻。于图l(i)所示，对基板进行干式蚀刻以移除部分的氮化硅层60，然后进行第三离子注入层的硼离子的注入Born Ion Implantation)。接着如图l(j)所示，在去除光致抗蚀剂层64之后，进行第四离子注入层的硼离子的注入(4th Born Ion Implantation)，以形成 P 型包覆层(P-type Pocket) 36。如图l(k)所示，对基板进行湿式蚀刻，以移除氧化层62，然后再对基板进行干式蚀刻以移除一部分的栅极多晶硅层58。然后，如图1(1)所示，将氮化硅层60以湿蚀刻的方式去除，然后对基板进行砷离子的注入(As Ion Implantation)。元件的工艺部分于此完成，后续则陆续形成上表面金属层，进行光刻工艺与蚀刻工艺等，以完成晶片的前端工艺。由上述的方法制作的栅式二极管，与肖特基二极管相较，正向导通压降值(Vf)相当，反向漏电流低，界面耐受温度较高，可靠度测试的结果优选，而反向回复时间则较肖特基二极管高(于室温下)。
技术实现思路
本专利技术的实施例提供低栅容金属氧化物半导体P-N结二极管结构及其制作方法， 其在元件的结构设计上，为金属氧化物半导体N型沟道场效元件结构与P-N结二极管共构的架构，并将部分的栅极盖覆区域由厚的介电层或低导电多晶硅层来取代，通过此种元件结构设计，当元件于正向偏压操作时为金属氧化物半导体N型沟道场效元件与P-N面二极管并联，具有接近肖特基二极管的反应速度快与正向导通压降值(Vf)低的特性。而于反向偏压操作时，通过元件P-N结二极管空乏区对漏电的夹止与N型沟道关闭的行为，使元件具有非常低的漏电流，又因降低无效的栅极盖覆区域面积，而降低栅极寄生电容，使元件具有较低的反向回复时间trr。因为降低无效的栅极盖覆区域面积，进而降低元件的栅极漏电流。所用的栅极氧化层可进一步降低，因而正向导通压降值(Vf)亦进一步降低。因此，本专利技术元件同时具有肖特基二极管与P-N 二极管的优点。即为具有反应速度快，正向导通压降值(Vf)值低，然后又有反向偏压漏电流小，有较低的反向回复时间(trr)等特性的二极管元件。为完成上述结构，本专利技术所述的制作方法至少包括下列步骤提供基板；于该基板上形成第一掩模层；对该基板进行第一光刻蚀刻工艺，进而去除部分该第一掩模层形成第一凹陷区域；以剩余的该第一掩模层，对该基板进行干式蚀刻，进而于该基板上形成第一沟槽结构；进行氧化工艺，以于该第一沟槽结构内生长氧化层；对该基板进行第二光刻蚀刻工艺，进而去除部分该第一掩模层以形成第二凹陷区域；于该第二凹陷区域的底部生长栅氧化层；于该栅氧化层上、该第一掩模层上、该第一氧化层上，披覆多晶硅层；对该基板进行第一离子注入工艺，以于该基板形成第一离子注入区域；于该多晶硅层上沉积第二掩模层；对该第二掩模层进行干式回蚀刻工艺，以移除部分该第二掩模层，并于该第二凹陷区域内的该多晶硅层的侧壁上与该第一沟槽结构内的该多晶硅层的侧壁上形成边壁状的包覆结构；对该多晶硅层进行蚀刻工艺，以移除部分的该多晶硅层，进而形成栅极结构；对该基板进行第二离子注入工艺，以于该基板形成第二离子注入层；对该基板进行热退火处理， 以活化该第一离子注入层与该第二离子注入层，以形成有效的P型区域；以湿蚀刻工艺， 移除该第二掩模层的该边壁状的包覆结构；移除裸露部分的该栅氧化层；于该第一沟槽结构、该第二凹陷区域的底部与侧壁、该多晶硅栅极的表面与侧壁、该第一掩模层与该第一氧化层上进行金属溅镀工艺，以形成金属溅镀层；以及对该金属溅镀层进行第三光刻蚀刻工艺，以去除部分该金属溅镀层。为完成上述结构，本专利技术所述的低栅容金属氧化物半导体P-N结二极管，其至少包括基板；凹陷区域，形成于该基板上方；栅氧化层，形成于该凹陷区域的底部边缘；栅极结构，形成于该栅氧化层上且覆盖该凹陷区域的侧壁；金属层，覆盖于该凹陷区域的底部与该栅极结构；以及离子注入区域，是以多个深浅不同的区域形成于该凹陷区域底部的该基板中，且该离子注入区域相邻于该栅极结构。附图说明本专利技术得通过下列附图及说明，以获得更深入的了解图1 (a)本文档来自技高网...
【技术保护点】
１．一种低栅容金属氧化物半导体Ｐ－Ｎ结二极管制作方法，该方法至少包括下列步骤：提供基板；于该基板上形成第一掩模层；对该基板进行第一光刻蚀刻工艺，进而去除部分该第一掩模层形成第一凹陷区域；以剩余的该第一掩模层，对该基板进行干式蚀刻，进而于该基板上形成第一沟槽结构；进行氧化工艺，以于该第一沟槽结构内生长氧化层；对该基板进行第二光刻蚀刻工艺，进而去除部分该第一掩模层以形成第二凹陷区域；于该第二凹陷区域的底部生长栅氧化层；于该栅氧化层上、该第一掩模层上、该第一氧化层上，披覆多晶硅层；对该基板进行第一离子注入工艺，以于该基板形成第一离子注入区域；于该多晶硅层上沉积第二掩模层；对该第二掩模层进行干式回蚀刻工艺，以移除部分该第二掩模层，并于该第二凹陷区域内的该多晶硅层的侧壁上与该第一沟槽结构内的该多晶硅层的侧壁上形成边壁状的包覆结构；对该多晶硅层进行蚀刻工艺，以移除部分的该多晶硅层，进而形成栅极结构；对该基板进行第二离子注入工艺，以于该基板形成第二离子注入层；对该基板进行热退火处理，以活化该第一离子注入层与该第二离子注入层，以形成有效的Ｐ型区域；以湿蚀刻工艺，移除该第二掩模层的该边壁状的包覆结构；移除裸露部分的该栅氧化层；于该第一沟槽结构、该第二凹陷区域的底部与侧壁、该多晶硅栅极的表面与侧壁、该第一掩模层与该第一氧化层上进行金属溅镀工艺，以形成金属溅镀层；以及对该金属溅镀层进行第三光刻蚀刻工艺，以去除部分该金属溅镀层。...
【技术特征摘要】
1.一种低栅容金属氧化物半导体P-N结二极管制作方法，该方法至少包括下列步骤 提供基板；于该基板上形成第一掩模层；对该基板进行第一光刻蚀刻工艺，进而去除部分该第一掩模层形成第一凹陷区域； 以剩余的该第一掩模层，对该基板进行干式蚀刻，进而于该基板上形成第一沟槽结构；进行氧化工艺，以于该第一沟槽结构内生长氧化层；对该基板进行第二光刻蚀刻工艺，进而去除部分该第一掩模层以形成第二凹陷区域； 于该第二凹陷区域的底部生长栅氧化层；于该栅氧化层上、该第一掩模层上、该第一氧化层上，披覆多晶硅层； 对该基板进行第一离子注入工艺，以于该基板形成第一离子注入区域； 于该多晶硅层上沉积第二掩模层；对该第二掩模层进行干式回蚀刻工艺，以移除部分该第二掩模层，并于该第二凹陷区域内的该多晶硅层的侧壁上与该第一沟槽结构内的该多晶硅层的侧壁上形成边壁状的包覆结构；对该多晶硅层进行蚀刻工艺，以移除部分的该多晶硅层，进而形成栅极结构； 对该基板进行第二离子注入工艺，以于该基板形成第二离子注入层； 对该基板进行热退火处理，以活化该第一离子注入层与该第二离子注入层，以形成有效的P型区域；以湿蚀刻工艺，移除该第二掩模层的该边壁状的包覆结构； 移除裸露部分的该栅氧化层；于该第一沟槽结构、该第二凹陷区域的底部与侧壁、该多晶硅栅极的表面与侧壁、该第一掩模层与该第一氧化层上进行金属溅镀工艺，以形成金属溅镀层；以及对该金属溅镀层进行第三光刻蚀刻工艺，以去除部分该金属溅镀层。2.如权利要求1所述的低栅容金属氧化物半导体P-N结二极管制作方法，其中该第一掩模层是利用氧化工艺所完成的氧化层；以化学气相沉积所形成的氧化层；或以化学气相沉积所形成的氮化硅层。3.如权利要求1所述的低栅容金属氧化物半导体P-N结二极管制作方法，其中该第一光刻蚀刻工艺包括下列步骤于该第一掩模层上形成光致抗蚀剂层； 于该光致抗蚀剂层上定义出光致抗蚀剂图形；根据该光致抗蚀剂图形对该第一掩模层进行蚀刻而形成该第一凹陷区域； 去除该光致抗蚀剂层；以及以剩余的第一掩模层，对该基板进行干式蚀刻，进而于该基板上形成该第一沟槽结构。4.如权利要求1所述的低栅容金属氧化物半导体P-N结二极管制作方法，其中该基板为高掺杂浓度N型硅基板与低掺杂浓度N型外延层所构成。5.如权利要求1所述的低栅容金属氧化物半导体P-N结二极管制作方法，其中该第二光刻蚀刻工艺包括下列步骤于该第一掩模层与该沟槽结构上形成光致抗蚀剂层；于该光致抗蚀剂层上定义出光致抗蚀剂图形；根据该光致抗蚀剂图形对该剩余的第一掩模层进...
【专利技术属性】
技术研发人员：陈自雄，
申请(专利权)人：陈自雄，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。