用于半导体装置的引线框制造方法及图纸

一种用于减小毛边形成的不利影响的引线框，包括：引线框，其具有引线，其中从第一引线将顶部表面的一部分去除，并从与第一引线相邻的第二引线将底部表面的一部分去除，以减少引线之间的间隔，同时减小在利用所述引线框制造的半导体器件的单颗化期间导致的毛边形成的不利影响，诸如短路等等。

【技术实现步骤摘要】

本专利技术总的涉及半导体封装，并且更具体的，涉及用于封装半导体装置的引线框， 其减少了在单颗化(singulation)工艺期间毛边形成(burr formation)的不利影响。
技术介绍
典型地，利用矩阵阵列封装(MAP)来组装常规的半导体封装装置10，诸如，如图 1A-1B中所示的单排引线框设计四方扁平无引线(quad flat no-lead, QFN)封装。MAP型的半导体封装装置可以被处理并制造为单个基板条单元(single substrate bar unit)上的多个半导体封装装置。在组装期间，通过单颗化工艺将所述单个基板条单元划分成单独且分立的半导体封装装置。每个半导体封装装置10典型地包括具有引线12以及管芯接合区域(die bond area)14的引线框。利用粘结剂(诸如环氧材料)，将半导体集成电路(IC)管芯(die)(在图1A-1B中未示出)固定或接合到引线框的管芯接合区域14。引线框是该半导体封装装置的中央支撑结构。在IC管芯已经被附着到管芯接合区域14之后，通过导线接合(wire bonding)工艺利用导线将IC管芯电连接到引线12，以使得能够实现本文档来自技高网...

【技术保护点】
１．一种在半导体封装装置内支撑半导体管芯的引线框，所述引线框包括：管芯接合区域，用于容纳半导体管芯；以及多个引线，其布置在管芯接合区域周围并与管芯接合区域间隔开，用于与半导体管芯电互连，并用于提供用于半导体封装装置的电互连，所述引线具有顶部表面和底部表面，其中所述多个引线中第一引线具有从顶部表面凹陷的部分，并且与第一引线相邻的第二引线具有从底部表面凹陷的部分，用于减小毛边形成影响。

【技术特征摘要】

【专利技术属性】
技术研发人员：陆永胜，田斌，许南，姚晋钟，赵树峰，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US