一种半导体结构及其制造方法技术

本发明专利技术提供了一种半导体结构及其制造方法，涉及半导体制造领域。其中该半导体结构包括：硅衬底；形成于所述硅衬底上的宽带隙半导体层；以及形成于所述宽带隙半导体层上的硅层。该方法包括在硅衬底上生长宽带隙半导体层；和在所述宽带隙半导体层上生长硅层。本发明专利技术实施例可以用于半导体器件的制造。

【技术实现步骤摘要】

本专利技术涉及半导体制造技术，尤其涉及。
技术介绍
现代集成电路制造中的普遍趋势是生产尺寸越来越小的半导体器件，例如存储单兀。虽然制造纳米尺度的晶体管允许将更多的晶体管集成在单个晶片上，从而能够在更小的区域中形成更大的电路系统，然而晶体管尺寸的不断缩小导致沟道长度的减小，从而引起愈发严重的短沟道效应(SCE)。超薄绝缘体上硅(UTSOI)是用于抑制短沟道效应的一种典型技术。如图1所示，在绝缘体上硅结构100中，硅衬底101和顶层硅103之间有一层作为绝缘层的二氧化硅102， 称为埋氧层(BOX)。采用超薄绝缘体上硅的器件所提供的超薄硅沟道限制了源区和漏区的深度，提高了栅对沟道的控制能力，抑制了短沟道效应。目前一般利用晶片键合技术制作超薄绝缘体上硅。通过晶片键合技术制造超薄绝缘体上硅对工艺要求很高，在晶片键合中容易造成接触面上的晶格缺陷，从而导致良品率低。此外，由于超薄硅层的制造很难控制厚度，因此，位于埋氧层上的顶层硅103的均勻性较差。
技术实现思路
因此，希望提供一种半导体结构及其制作方法，其具有与超薄绝缘体上硅类似的抑制短沟道效应的功能，并且性能更加稳定，且更加易于制造。根据本专利技术的一个方面，提供了一种半导体结构，包括硅衬底；形成于所述硅衬底上的宽带隙半导体层；以及形成于所述宽带隙半导体层上的硅层。根据本专利技术的另一方面，提供了一种制造半导体结构的方法，包括在硅衬底上生长宽带隙半导体层；和在所述宽带隙半导体层上生长硅层。在上述方案的基础上，优选地，其中所述宽带隙半导体层可以由以下任一种或多种的组合形成GaP、GaAs、AlAs。优选地，其中所述所述宽带隙半导体层包括至少一层，其中所述宽带隙半导体层的厚度是5 50nm。优选地，其中所述硅层的厚度是5 20nm。所述宽带隙半导体层由宽带隙半导体材料形成，所述宽带隙半导体材料的带隙宽度大于1. 5ev0并且，宽带隙半导体材料的晶格常数与Si的晶格常数的差值小于等于2%。通过本专利技术实施例所采用的技术方案，解决了超薄绝缘体上硅制造要求高且良品率低的问题，并且采用本专利技术实施例制造的半导体器件，能够很好的抑制器件的短沟道效应，提高电学性能和物理性能。附图说明参考附图，以示例而非限制的方式来描述实施例，附图中相似的附图标记表示相应的或类似的元件，其中图1是现有技术的绝缘体上硅的结构示意图；图2是根据本专利技术实施例的半导体结构的示意图；图3是常用半导体材料的带隙与晶格常数之间的关系；图4是根据本专利技术实施例的半导体结构的制造方法流程图。具体实施例方式本专利技术的实施例提供的半导体结构及其制作方法，其形成的半导体结构解决了超薄绝缘体上硅工艺要求高且良品率低的问题，并且较好地抑制了短沟道效应。图2示出了根据本专利技术实施例的一种半导体结构200的结构示意图。如图2所示， 该半导体结构200包括硅衬底201、形成于硅衬底上的一层或多层宽带隙半导体层202，以及形成于一层或多层宽带隙半导体层202上的硅层203。其中，一层或多层宽带隙半导体层 202的厚度优选为5 50nm，硅层203的厚度优选为5 20nm。顶部硅层203也可以称为顶层硅。图3示出了常用半导体材料的带隙与晶格常数之间的关系。硅的晶格常数为 5. 43A，带隙为1. lev，因此选择与硅的晶格常数接近，并且带隙宽度大于硅的材料来形成宽带隙半导体层202，例如GaP、GaAs, AlAs等，或它们的组合物。在本专利技术的实施例中，采用GaP形成中间的宽带隙半导体层。GaP的晶格常数与Si非常接近，并且具有很高的带隙宽度。通常我们认为带隙宽度超过1. 5ev的半导体材料为宽带隙半导体材料。此外优选地， 宽带隙半导体材料的晶格常数与Si的晶格常数的差值不大于2%。例如，Si的晶格常数为 5. 43A，因此我们选择的宽带隙半导体材料晶格常数最好在5. 3A 5. 5 A.之间，能够较好地避免在外延生长中引起的晶格缺陷。具体地选择晶格常数为多大的半导体材料，还与需要形成的宽带隙半导体层以及顶层硅的厚度有关，通常如果宽带隙半导体材料的晶格常数与Si的差值较大，则宽带隙半导体层以及顶层硅不宜过厚，以免引起晶格缺陷。本专利技术的实施例在制造半导体器件的衬底中采用宽带隙半导体材料替代绝缘体上硅中的氧化层，器件形成的超薄硅沟道限制了源区和漏区的深度，能够提高栅对沟道的控制能力，从而抑制了半导体器件的短沟道效应。并且本专利技术实施例采用的宽带隙半导体材料的晶格常数与硅非常接近，从而能够保证接触界面上较好的晶格结构。尽管图中仅示出了一个宽带隙半导体层202，但是可以设置一层或多层宽带隙半导体层202，每层宽带隙半导体层可以由上述宽带隙材料或其组合物构成。所述宽带隙材料具有晶体结构，其中产生应变以便与半导体衬底材料的晶体结构相匹配。通过本专利技术实施例形成的半导体结构，由于宽带隙半导体层为晶体结构，与超薄绝缘体上硅中的氧化层的非晶态相比，则更有利于半导体器件的源/漏的外延生长。本专利技术的实施例并不局限于此，例如可以形成多层宽带隙半导体层，每层的材料可以不同。各层的材料可以分别是GaP、GaAS、AlAS等，或它们的组合物。采用带隙宽度较大的半导体材料作为半导体器件衬底的一部分，能够使半导体器件具有较小的漏电流。图4示出了根据本专利技术的实施例制造半导体结构的方法的流程图。在步骤S401， 在硅衬底201上外延生长GaP层202。本领域普通技术人员可知，除了生长GaP层之外，还可以生长其他的宽带隙半导体层，例如GaAs、AlAs等，或者是它们的组合物；还可以通过其他技术生长宽带隙半导体层，例如本领域普通技术人员熟知的淀积技术等。可以生长一层宽带隙半导体层，也可以生长多层。在一层宽带隙半导体层的情况下，优选地，该宽带隙半导体层的厚度是5 50nm。在多层宽带隙半导体层的情况下，优选地，该多层宽带隙半导体层的总厚度是5 50nm。在生长多层宽带隙半导体层的情况下，可以每层生长不同的材料，GaP、GaAs、AlAs等，或它们的组合物，也可以生长相同的材料。通过本专利技术实施例采用的方法，宽带隙半导体层的厚度很容易进行控制，可以根据需要调节，从而能够较好地抑制器件的短沟道效应。然后，在步骤S402，在GaP层202上生长一层厚度为5 20nm的硅层203。同样也可以用外延生长或淀积技术生成硅层。超薄绝缘体上硅的顶层硅厚度一般小于30nm，顶层硅的均勻性很不容易控制。通过外延或淀积技术生长顶部硅层，与晶片键合技术相比能够很好地控制顶部硅层的厚度，并且顶部硅层的均勻性更好。在硅衬底上生长宽带隙半导体层，在一层宽带隙半导体层上生长其他宽带隙半导体层，以及在宽带隙半导体层上生长硅层的外延、淀积方法是本领域技术人员所熟知的，故此省略对其的详细说明，以免不必要地模糊本专利技术的主旨。本专利技术实施例采用的半导体结构的制造方法，避免了晶片键合技术中由于原子挤压造成的接触面大量的晶格缺陷的问题。本专利技术实施例采用外延生长或淀积方法形成宽带隙半导体层以及顶层硅的方法，能够很好的控制宽带隙半导体层以及顶层硅的厚度。根据本专利技术的半导体结构制造方法不需要晶片键合，而只需要成本低廉且易于操作的外延或淀积生长，可以显著降低工艺复杂度和成本。生长的顶层硅的厚度可以被精确地控制，并且具有比抛光形成的顶层硅更好的本文档来自技高网...

【技术保护点】
１．一种半导体结构，包括：硅衬底；形成于所述硅衬底上的宽带隙半导体层；以及形成于所述宽带隙半导体层上的硅层。

【技术特征摘要】

【专利技术属性】
技术研发人员：尹海洲，朱慧珑，骆志炯，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11