一种大容量DRAM芯片存储阵列结构制造技术

本实用新型专利技术旨在提供一种大容量DRAM芯片存储阵列结构，以实现芯片扩容时，尽可能减小封装体积。该DRAM芯片存储结构包括多个存储单元阵列以及相应的行译码器电路、列译码器电路和总控制电路；每个存储单元阵列沿位线方向分为上、下两组存储单元阵列模块，其中，下存储单元阵列模块的行模块数量为上存储单元阵列模块的行模块数量的一半；所述列译码器电路主要设置于上、下两组存储单元阵列模块之间。通过对DRAM芯片中存储单元阵列的构成及摆放的改进，并辅以对总控制电路和行、列译码器电路的改进，简单并且有效的解决了大容量DRAM芯片面积受封装限制的问题。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种DRAM芯片存储阵列结构，尤其应用于大容量DRAM芯片的封装。
技术介绍
随着DRAM芯片容量越来越大，基于客户的特殊需求，封装(package)大小对芯片面积的限制也越来越大。为了把芯片能封装在一个较小的package中，我们可以对存储器电路中存储单元阵列模块的构成及摆放做出一定的改进，当然，存储单元阵列的控制电路也需要做出相应的改进。Package如图1所示，是一个长方形的结构，图2所示DRAM芯片也是一个长方形的结构。随着DRAM芯片容量的增大，DRAM芯片的面积也会相应增大，但是由于用户一些特殊需求，package的面积并不总是按比例增大，所以大容量的DRAM芯片面积往往在χ或y方向受到package大小的限制，有时在两个方向都会受到限制。如图2所示，DRAM芯片可以大体上分为四个部分存储单元阵列，行译码器电路， 列译码器电路，总控制电路。其中存储单元阵列的面积占了总芯片面积的绝大部分。假设我们要设计一个容量为图2所示DRAM芯片容量2倍的DRAM芯片，一般的有两种方法1、在χ方向直接将存储单元阵列加倍，这样位线(bit line)会增加一倍，所以列译码器同时本文档来自技高网...

【技术保护点】
１．一种大容量ＤＲＡＭ芯片存储阵列结构，包括多个存储单元阵列以及相应的行译码器电路、列译码器电路和总控制电路；其特征在于：每个存储单元阵列沿位线方向分为上、下两组存储单元阵列模块，其中，下存储单元阵列模块的行模块数量为上存储单元阵列模块的行模块数量的一半；所述列译码器电路主要设置于上、下两组存储单元阵列模块之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：亚历山大，段会福，
申请(专利权)人：山东华芯半导体有限公司，
类型：实用新型
国别省市：88