本发明专利技术提供了一种龙芯刀片主板冷启动的方法，按下电源开关后，PWR_BTN#作为输入信号给Supper?IO，Supper?IO输出SB_PWRON#给南桥SB710；南桥检测到SB_PWRON#信号有效后，将SLP_S5#信号拉为高电平；SLP_S5#为高电平后会触发FPGA内部上电和复位控制逻辑，各种电压按照控制逻辑先后上电，各种设备也按照逻辑顺序进行复位。本发明专利技术采用FPGA控制龙芯主板上电和复位，就是设计更加灵活，一些控制信号的时间间隔都可以通过修改程序来调整，避免了设计风险。
【技术实现步骤摘要】
本专利技术涉及计算机主板上电，具体来说，涉及。
技术介绍
主板冷启动就是主板在没有加电或只有Mandby电源情况下启动。冷启动过程， 主板会完成上电、复位、硬件自检这几个过程。CPU、芯片组及其它外围设备对上电顺序有一定要求，而复位时序的正确与否也关系到系统能否正常工作。通常主板设计，CPU都选择与之对应搭配的同一厂商的芯片组，这样各种电压上电时间间隔、各种设备复位时间长短都非常清楚，很容易设计，一般用RC延时电路就可以设计冷启动控制电路。同时，冷启动过程需要南桥、Supper IO等配合来完成。龙芯3A SMP刀片主板选用AMD RS780E+SB710芯片组和龙芯3A CPU搭配，上电和复位时序有很多不确定性。
技术实现思路
为了解决龙芯主板上电和复位时许的问题，本专利技术提供了。，按下电源开关后，PWR_BTN#作为输入信号给 Supper 10，Supper IO输出SB_PWR0N#给南桥SB710 ；南桥检测到SB_PWR0N#信号有效后， 将SLP_S5#信号拉为高电平；SLP_S5#为高电平后会触发FPGA内部上电和复位控制逻辑， 各种电压按照控制逻辑先后上电，各种设备也按照逻辑顺序进行复位。优选的，所述Supper IO的管脚有去抖动的功能。优选的，所述龙芯刀片由背板提供12V和12V StandBy两种电源。优选的，所述刀片的电源包括12V，5V，3. 3V和1. 8V，其中所述3. 3V和1. 8V电源是通过DC_DC由12V电源转换的。优选的，所述各种电压按照控制逻辑先后上电的顺序为12V，5V，3. 3V和1. 8V。优选的，所述各种设备按照逻辑顺序进行复位的顺序为龙芯CPU两个内核，南桥芯片，北桥芯片，BIOS FLASH和10。优选的，所述龙芯CPU两个内核和BIOS FLASH可以同时复位。优选的，所述龙芯CPU两个内核和南北桥的复位顺序及复位时间长短可以通过程序修改FPGA来完成。本专利技术采用FPGA控制龙芯主板上电和复位，就是设计更加灵活，一些控制信号的时间间隔都可以通过修改程序来调整，避免了设计风险。附图说明图1是本专利技术信号传递2是本专利技术上电时序图具体实施例方式为了解决龙芯3A SMP刀片主板冷启动过程中，各种电压上电时间间隔、各种设备复位时间长短不确定性问题，我们用可编程控制器FPGA来控制整个主板的上电和复位过程。具体结构如图1所示。详细信号定义如下PWR_BTN#_开机按钮信号SB_PWRON#-Supper IO给南桥的开机信号SLP_S5#-南桥S5状态电源开启信号NB_PG-北桥 PowerGood 信号 SB_PG-南桥 PowerGood 信号CPU0_RESET#-CPU0 复位信号CPU1_RESET#-CPU1 复位信号FLASH_RESET#-BIOS FLASH 复位信号CPU0_1V1_EN-CPU0 1. IV电压控制信号，高电平有效；CPU1_1V1_EN-CPU1 1. IV电压控制信号，高电平有效；NB_1V1_EN-北桥1. IV电压控制信号，高电平有效；1V2_EN-1. 2V电压控制信号，高电平有效；1V8_EN-1. 8V电压控制信号，高电平有效。具体冷启动开机流程如下未开机前，主板MandBy供电后南桥会自动复位；按下冷启动开关后，PWR_BTN#作为输入信号给Supper 10, Supper IO对应的管脚有去抖动功能，然后会输出SB_PWR0N#给南桥SB710 ；南桥检测到SB_PWR0N#信号有效后， 将SLP_S5#信号拉为高电平；SLP_S5#为高电平后会触发FPGA内部上电和复位控制逻辑， 各种电压按照控制逻辑先后上电，各种设备也按照一定逻辑顺序进行复位。龙芯刀片由背板提供12V和12V StandBy两种电源。其它电源如3. 3V、1. 8V等都是通过DC-DC由12V转换而来。但每种电源开启都有相应的信号来控制。首先，FPGA依次使12V_EN、5V_EN、3V3_ EN、1.8V_EN等信号有效，直到所有电源电压都正确输出；其次，上电结束后，FPGA分别给南桥和北桥发SB_PG和NB_PG信号，告诉南桥和北桥电已经上好了 ；下面需要对芯片进行复位完成初始化工作。如图1所示，CPUO, CPUl和BIOS Flash可同时复位，和桥片相关的设备可以通过南桥来复位。CPU及芯片组复位顺序及复位时间长短需要通过修改FPGA逻辑，做大量实验来确定，直到系统开机后能够稳定工作。冷启动开机时序如图2所示。权利要求1.，其特征在于按下电源开关后，PWR_BTN#作为输入信号给Supper 10，Supper IO输出SB_PWR0N#给南桥SB710 ；南桥检测到SB_PWR0N#信号有效后，将SLP_S5i^f号拉为高电平；SLP_S5#为高电平后会触发FPGA内部上电和复位控制逻辑，各种电压按照控制逻辑先后上电，各种设备也按照逻辑顺序进行复位。2.如权利要求1所述的方法，其特征在于所述SupperIO的管脚有去抖动的功能。3.如权利要求1所述的方法，其特征在于所述龙芯刀片由背板提供12V和12V StandBy两种电源。4.如权利要求1所述的方法，其特征在于所述刀片的电源包括12V，5V，3.3V和1. 8V, 其中所述3. 3V和1. 8V电源是通过DC_DC由12V电源转换的。5.如权利要求1所述的方法，其特征在于所述各种电压按照控制逻辑先后上电的顺序为 12V，5V，3. 3V 和 1. 8V。6.如权利要求1所述的方法，其特征在于所述各种设备按照逻辑顺序进行复位的顺序为龙芯CPU两个内核，南桥芯片，北桥芯片，BIOS FLASH和10。7.如权利要求6所述的方法，其特征在于所述龙芯CPU两个内核和BIOSFLASH可以同时复位。8.如权利要求6所述的方法，其特征在于所述龙芯CPU两个内核和南北桥的复位顺序及复位时间长短可以通过程序修改FPGA来完成。全文摘要本专利技术提供了，按下电源开关后，PWR_BTN#作为输入信号给Supper IO，Supper IO输出SB_PWRON#给南桥SB710；南桥检测到SB_PWRON#信号有效后，将SLP_S5#信号拉为高电平；SLP_S5#为高电平后会触发FPGA内部上电和复位控制逻辑，各种电压按照控制逻辑先后上电，各种设备也按照逻辑顺序进行复位。本专利技术采用FPGA控制龙芯主板上电和复位，就是设计更加灵活，一些控制信号的时间间隔都可以通过修改程序来调整，避免了设计风险。文档编号G06F1/24GK102236398SQ20111020503公开日2011年11月9日 申请日期2011年7月21日 优先权日2011年7月21日专利技术者刘新春, 姚文浩, 杨晓君, 柳胜杰, 梁发清, 王晖, 王英, 邵宗有, 郑臣明, 郝志彬 申请人:曙光信息产业(北京)有限公司本文档来自技高网...
【技术保护点】
１．一种龙芯刀片主板冷启动的方法，其特征在于：按下电源开关后，ＰＷＲ＿ＢＴＮ＃作为输入信号给Ｓｕｐｐｅｒ ＩＯ，Ｓｕｐｐｅｒ ＩＯ输出ＳＢ＿ＰＷＲＯＮ＃给南桥ＳＢ７１０；南桥检测到ＳＢ＿ＰＷＲＯＮ＃信号有效后，将ＳＬＰ＿Ｓ５＃信号拉为高电平；ＳＬＰ＿Ｓ５＃为高电平后会触发ＦＰＧＡ内部上电和复位控制逻辑，各种电压按照控制逻辑先后上电，各种设备也按照逻辑顺序进行复位。
【技术特征摘要】
【专利技术属性】
技术研发人员：王英，梁发清，郑臣明，王晖，柳胜杰，姚文浩，郝志彬，邵宗有，刘新春，杨晓君，
申请(专利权)人：曙光信息产业北京有限公司，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。