一种采用状态机实现龙芯主板上下电及复位时序的设计方法技术

本发明专利技术提供了一种主板上下电的设计方法，具体涉及一种采用状态机实现龙芯主板上下电及复位时序的设计方法。包括以下步骤：Ａ、初始主板为Ｉｄｌｅ状态；Ｂ、开机后，南桥发出Ｓｌｐ＿ｓ５＝１的高位信号；Ｃ、可编程逻辑器件接收到Ｓｌｐ＿ｓ５＝１信号后，开始状态机运转，进入Ｓ０状态；Ｄ、状态机发出电源控制逻辑、南北桥的复位逻辑以及龙芯ＣＰＵ的复位逻辑；Ｅ、长按开机４ｓ后，南桥发出Ｓｌｐ＿ｓ５＝０的低位信号；Ｆ、可编程逻辑器件接收到Ｓｌｐ＿ｓ５＝０信号后，状态机进入Ｓ５状态；Ｇ、状态机执行下电状态，当关闭１２Ｖ电源后返回Ｉｄｌｅ状态。本发明专利技术所提出的用可逻辑编程器件来实现状态机去控制上下电及复位时序的方法具有很好的可用性，而且能够非常稳定的起到开机和关机的作用。

【技术实现步骤摘要】

本专利技术提供了一种主板上下电的设计方法，具体涉及一种采用状态机实现龙芯主 板上下电及复位时序的设计方法。
技术介绍
在目前设计X86主板的过程中，控制主板上下电和复位的方法，主要是通过调节 电阻和电容的充放电延迟的方法来实现的，但是这样的方法有一个很大的弊端就是不灵 活；尤其对于刚开始调试主板电路的时候，由于需要选择好电阻和电容的参数，会非常的费 时，而且有可能在没有选择好的情况下，会给电路带来严重的后果，而对于龙芯主板来说， 由于它的处理器架构是基于MIPS的，且上下电及复位的方法与传统的X86架构的主板有些 许的不同主要表现在对时间的精确控制上，因此如果选用了电容和电阻充放电的方式来 调试的话，会很费时间，而且如果一个参数没有选好的话，破坏了上电及复位的时序可能会 对龙芯主板造成很大的影响。
技术实现思路
为了能够很好的解决龙芯主板的上下电及复位时序问题，本专利技术采用了使用可逻 辑编程器件(FPGA)的方法来实现状态机用来控制龙芯主板的上下电及复位时序问题。，使用可编程逻辑器 件FPGA来实现，包括以下步骤A、初始主板为Idle状态；B、开机后，南桥发出Slp_s5 = 1的高本文档来自技高网...

【技术保护点】
一种采用状态机实现龙芯主板上下电及复位时序的设计方法，其特征在于，使用可编程逻辑器件ＦＰＧＡ来实现，包括以下步骤：Ａ、初始主板为Ｉｄｌｅ状态；Ｂ、开机后，南桥发出Ｓｌｐ＿ｓ５＝１的高位信号；Ｃ、可编程逻辑器件接收到Ｓｌｐ＿ｓ５＝１信号后，开始状态机运转，进入Ｓ０状态；Ｄ、状态机发出电源控制逻辑、南北桥的复位逻辑以及龙芯ＣＰＵ的复位逻辑；Ｅ、长按开机４ｓ后，南桥发出Ｓｌｐ＿ｓ５＝０的低位信号；Ｆ、可编程逻辑器件接收到Ｓｌｐ＿ｓ５＝０信号后，状态机进入Ｓ５状态；Ｇ、状态机执行下电状态，当关闭１２Ｖ电源后返回Ｉｄｌｅ状态。

【技术特征摘要】

【专利技术属性】
技术研发人员：王晖，郑臣明，柳胜杰，王英，郝志彬，梁发清，邵宗有，刘新春，方信我，
申请(专利权)人：天津曙光计算机产业有限公司，
类型：发明
国别省市：12[中国|天津]