主板CMOS清除电路制造技术

本实用新型专利技术公开了一种主板CMOS清除电路，包括初始清除信号发生电路、或门模块、反相模块以及开关管，所述或门模块的两个输入端分别连接开机信号源和重启信号源、所述或门模块的输出端连接所述反相模块的输入端，所述反相模块的输出端连接开关管的控制端，所述开关管的另外两端的其中一端接地、另一端与初始清除信号发生电路的输出端连接并连接至CMOS电路，所述或门模块和反相模块均由待机电压提供工作电源。上述主板CMOS清除电路，利用了主板本身的开机信号和重启信号，操作方便；另一方面因为必须保证同时按下两个键才能清除CMOS，故可防止误操作，同时该电路结构简单，节约了物料成本。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

主板CMOS清除电路
本技术涉及主板电路领域，尤其是涉及一种主板CMOS清除电路。
技术介绍
在工业控制计算机或其他使用主板的电子设备出现问题时，有时可通过清除主板 CMOS来解决故障。CMOS本身是指一种互补金属氧化物半导体，可作为计算机主板上的可读写存储芯片，用来保存当前系统的配置和用户对某些参数的设定。传统的CMOS清除电路位于主板上，其可以维持一个高电位的RTCRST#信号到CMOS 的时钟电路，当需要清除CMOS时，利用插针式的外部结构和跳帽连接不同的针脚或外接按钮使该高电位的RTCRST#信号接地从而变成低电位，使CMOS的时钟电路复位，则CMOS中的设置信息恢复到默认状态，达到清除CMOS的目的。另外，也有将CMOS清除电路通过连线接到机箱面板的独立按钮，用于控制CMOS的清除。对于插针式的结构，通常需要将整机拆开，将跳帽取下设置跳线，操作较为复杂繁琐。而对于现有的独立外接按钮的方式则很容易产生误操作，常常使得设置好的CMOS被清除，带来麻烦，同时该方式占用多余的面板位置和增加研发物料成本。
技术实现思路
基于此，有必要提供一种操作简单并可避免误操作的主板CMOS清除电路。一种主板CMOS清除电路，包括初始清除信号发生电路、或门模块、反相模块以及开关管，所述或门模块的两个输入端分别连接开机信号源和重启信号源、所述或门模块的输出端连接所述反相模块的输入端，所述反相模块的输出端连接开关管的控制端，所述开关管的另外两端的其中一端接地、另一端与初始清除信号发生电路的输出端连接并连接至 CMOS电路，所述或门模块和反相模块均由待机电压提供工作电源。优选地，所述反相模块的输出端和开关管的控制端之间还连接延时电路。优选地，所述延时电路包括延时电阻和延时电容，所述延时电阻连接在所述反相模块的输出端和开关管的控制端之间，所述延时电容连接在开关管的控制端和地之间。优选地，还包括连接在所述开关管的两个输出端之间的缓冲电容。上述主板CMOS清除电路，利用了主板本身的开机信号和重启信号，操作简单；另一方面因为必须保证同时按下两个键才能清除CMOS，故可防止误操作。此外，该电路不需要额外的信号源产生电路，因此电路比较简单，节约了物料成本。附图说明图1为一实施例的主板CMOS清除电路原理图；图2为通用的一种工业计算机主板中产生开机信号和重启信号的电路原理图。具体实施方式如图1所示，为一实施例的主板CMOS清除电路原理图。该清除电路包括初始清除信号发生电路100、或门模块200、反相模块300以及开关管400。初始清除信号发生电路100用于维持一个高电位的RTCRST#信号。或门模块200的两个输入端分别连接开机信号源和重启信号源。开机信号源提供主板启动时的开机信号，重启信号源提供主板运行过程中的重启信号。在电子设备的主机上通常都设有开机按钮和重启按钮。当开机按钮按下时，向开机电路提供开机信号；当重启按钮按下时，向复位电路提供重启信号。如图2所示，是一种工业控制计算机主板中的开机信号和重启信号产生的电路原理图。开机信号PWRBTN#在开机按钮未按下时，向开机电路输出由待机电压VCC5SB提供的高电位。开机按钮设于电子设备外部并通过导线连接至FP 的1脚和2脚，当开机按钮按下时，1脚和2脚之间接通，由于2脚接地，开机信号PWRBTN# 形成低电位，此低电位可触发开机电路工作。重启信号3￥51 1#在重启按钮未按下时，向复位电路输出由待机电压VCC 3_3SB提供的高电位。重启按钮设于电子设备外部并通过导线连接至FP的3脚和4脚，当重启按钮按下时，3脚和4脚之间接通，由于3脚接地，SYSRST# 形成低电位，此低电位可触发复位电路工作。或门模块200的输出端连接反相模块300的输入端。反相模块300用于将输入的电位进行反向，即将高电位变为低电位，或将低电位变为高电位。反相模块300的输出端连接开关管400的控制端402，开关管400的另外两端404、 406的其中一端404接地、另一端406与初始清除信号发生电路100的输出端连接并连接至 CMOS电路500。或门模块200和反相模块300均由待机电压VCC 3_3SB提供工作电源。进一步地，反相模块300的输出端和开关管400的控制端402之间还连接延时电路。延时电路优选为包括延时电阻R3和延时电容C3，延时电阻R3连接在反相模块300的输出端和开关管400的控制端402之间，延时电容C3连接在开关管400的控制端402和地之间。延时电路用于消除插拔交流电源或开关电源供应器时产生的可能误清除CMOS的干扰。进一步地，本实施例的清除电路还包括连接在开关管400的两个输出端404、406 之间的缓冲电容C4。缓冲电容C4可以消除由于断开交流电源时待机电压VCC3_3SB变为低电平过程中引起RTCRST#产生的电平下降，导致误清除CMOS的问题。以下说明电路的工作原理主板存在三种状态完全无供电(G!3)、有供电但未开机(S。以及开机状态(SO)。在完全无供电状态下，主板的电源模块(通常是ATX电源)未接通外部供电，因此电源模块无法工作，主板各工作模块因为没有电源模块提供的电压，因此不工作。此状态称为G3状态。在有供电但未开机状态下，主板的电源模块连接外部供电，此时电源模块可输出多路不同电压，供主板各工作模块工作。电源模块还提供待机电压，包括5V待机电压和 3. 3V待机电压，分别表示为VCC 5SB和VCC 3_3SB。在主板未开机时，待机电压处于高电位， 使其他各路电压不能输出，因此主板各工作模块仍然不能工作。此状态称为S5状态。在开机状态下，电源模块的各路电压输出给主板各工作模块，主板各工作模块开始工作。此状态称为SO状态。由上可知，本实施例的主板CMOS清除电路因为需要开机信号PWRBTN#和重启信号SYSRST#,故必须处于SO或S5状态。当主板处于S5状态时，若单独按下重启键，主板不会有任何动作，若单独按下开机键，则主板会开机。不管是单独按下重启键还是单独按下开机键，本实施例的主板CMOS 清除电路从或门模块200的输出端都输出高电位，经反相模块300反相后为低电位，开关管 400因此处于关断状态，初始清除信号发生电路100输出的时钟复位信号RTCRST#处于高电位。CMOS电路500继续工作。当同时按下开机键和重启键时，开机信号PWRBTN#和重启信号SYSRST#都处于低电位，或门模块200输出低电平信号，经过反相模块300后得到高电平信号，高电平信号使开关管400导通，初始清除信号发生电路100的输出端接地，时钟复位信号RTCRST#处于低电位，此时CMOS电路500复位，从而使CMOS内保存的信息被清除。主板处于SO状态时，清除原理同上。一般来说，不建议在主板处于开机状态时清除CMOS。而在S5状态清除CMOS时，为保证不会进入开机状态，应采取先按下重启键，然后按下开机键的方式进行。以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细， 但并不能因此而理解为对本技术专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因本文档来自技高网...

【技术保护点】
１．一种主板ＣＭＯＳ清除电路，包括初始清除信号发生电路，其特征在于，还包括或门模块、反相模块以及开关管，所述或门模块的两个输入端分别连接开机信号源和重启信号源、所述或门模块的输出端连接所述反相模块的输入端，所述反相模块的输出端连接开关管的控制端，所述开关管的另外两端的其中一端接地、另一端与初始清除信号发生电路的输出端连接并连接至ＣＭＯＳ电路，所述或门模块和反相模块均由待机电压提供工作电源。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈志列，许和军，刘君玲，
申请(专利权)人：研祥智能科技股份有限公司，
类型：实用新型
国别省市：94