本发明专利技术公开了一种高动态捷联惯性导航的并行计算装置，由FPGA芯片、电源电路、配置电路、信号采集电路和信号输出电路组成，FPGA芯片集成了数据采集模块、初始对准模块、并行导航解算模块、通信模块；光纤陀螺、石英挠性加速度计及GPS接收机的输出信号经信号采集电路输入到FPGA芯片的数据采集模块，对信号预处理并发送至初始对准模块和并行导航解算模块，初始对准模块将计算得到的导航参数初始值发送至并行导航解算模块并在并行导航解算模块内对导航参数进行更新计算，解算后将导航信息送至通信模块，经信号输出电路将信号发送至其他设备。本发明专利技术装置大大加快了SINS导航解算算法的计算速率，提高了SINS的导航精度。
【技术实现步骤摘要】
本专利技术涉及捷联惯性导航领域，具体地说是一种适用于高动态环境下的基于单 FPGA的光纤陀螺捷联惯性导航并行计算装置。
技术介绍
近年来以FPGA为代表的可编程逻辑器件技术取得了快速发展，Xilinx公司最新 推出的FPGA器件不仅集成有丰富的可配置逻辑块资源，还包含大量的面向计算密集应用 的DSP48(E)单元，其中DSP48(E)核可用于实现高效的浮点数运算，而丰富的逻辑块资源可 用于实现大规模的并行运算。由此可见，在硬件上，FPGA在并行计算领域具有很大优势。在高动态环境下，捷联惯性导航系统(Strapdown Inertial NavigationSystem, SINS)需采用快速且高精度的导航解算算法以保证系统精度，而高精度的导航解算算法复 杂且包含大量的矩阵及向量间的乘法运算。目前，在SINS中导航解算普遍采用DSP作为 主处理芯片，在DSP芯片中导航解算是按照速度更新、位置更新、姿态更新的流程顺序进行 的，并且运算指令是串行执行的。DSP的这种串行计算特性使其较难提高导航解算的计算速 率，因此在高动态环境下难以保证系统的实时性。可编程逻辑器件技术的引入则为克服SINS导航解算串行计算的性能限制、满足 SINS高性能需求提供了很好的解决方案。应用FPGA的并行计算特性，将导航解算过程进行 并行化处理，并使导航解算算法按多个流程同时进行，可大大加快SINS导航解算的计算速 率，对SINS导航精度的提高具有重大价值。
技术实现思路
为了解决高动态环境下SINS导航解算的实时性问题，并进一步提高其导航精度， 本专利技术提供一种用于捷联惯性导航的并行计算装置，该并行计算装置基于单个FPGA设计 而成，大大加快了 SINS导航解算算法的计算速率，提高了 SINS的导航精度。本专利技术解决其技术问题所采用的技术方案是一种高动态捷联惯性导航(High dynamic SINS，简称HD-SINS)并行计算装置，由 FPGA芯片、电源电路、配置电路、信号采集电路和信号输出电路组成，所述的FPGA芯片集成 了数据采集模块、初始对准模块、并行导航解算模块、通信模块；所述的配置电路当FPGA芯片上电后，自动将片外非易失性存储器中的配置比特 流读入FPGA的静态内存SRAM中，实现内部结构映射；所述的信号采集电路采集来自光纤陀螺、石英挠性加速度计及GPS接收机的输出 信号并输入到FPGA芯片的数据采集模块；所述的数据采集模块将对信号预处理并发送至初始对准模块与并行导航解算模 块，初始对准模块将计算得到的导航参数初始值发送至并行导航解算模块并在并行导航解 算模块内对导航参数进行更新计算，解算后将导航信息送至通信模块，最后由通信模块经 信号输出电路将信号发送至其他设备。3本专利技术采用Xilinx公司型号为)(C5VSX95T的Virtex5系列FPGA，其Slice容量为 14720个，并带有640个DSP48E内核。利用其丰富的Slice及DSP内核资源在)(C5VSX95T 内部集成了数据采集模块、初始对准模块、并行导航解算模块、通信模块。其中，数据采集模 块包含陀螺仪数据接收、AD控制、GPS数据接收和数据缓冲4个子模块。前3个子模块实现 并行采样，其中，陀螺数据接收模块负责读取光纤陀螺输出的串行数字信号，并将信号发送 至数据缓冲模块，获取采样周期内的角增量信息；AD控制模块负责石英挠性加速度计输出 电流信号的模数转换及结果读取，并将信号发送至数据缓冲模块，获取采样周期内的速度 增量信息；GPS接收模块负责接收GPS接收机RS232接口输出的串行数据，并将信号发送至 数据缓冲模块，获得SINS的位置信息。然后数据缓冲模块将信息发送至初始对准模块及并 行导航解算模块，初始对准模块利用此信息对SINS进行粗对准和精对准，将所得的导航参 数初始值发送至并行导航解算模块并启动模块运行。所述的FPGA芯片内的并行导航解算模块基于游动方位坐标系统的单一更新速率 的高精度SINS导航解算算法设计。普通场合应用的多速率算法一般在多个传感器采样周 期后对系统姿态和速度更新一次，计算公式简化且解算流程按照速度更新、位置更新、姿态 更新的顺序串行执行，该单一更新速率算法对多速率SINS导航解算算法作出改进，使用精 确形式的计算式并提高计算速率，每一采样周期内对SINS的姿态、速度和位置更新计算一 次，并且该并行导航解算模块对单一更新速率的SINS导航解算算法在算法级和功能级进 行了并行化处理。所述的并行导航解算模块包含高频运动效应补偿模块、姿态计算模块、速度计算 模块、位置计算模块和地球参数计算模块共5个子模块。高频运动效应补偿模块负责接收 当前采样周期内的角增量信号和速度增量信号，在初始对准模块的启动信号发出后，开始 对角增量和速度增量信号进行快速迭代运算，其中包括圆锥效应补偿计算、速度旋转效应 补偿计算、划桨效应补偿计算、位置旋转效应补偿计算和涡卷效应补偿计算，各部分计算并 行执行。当计算结束时通过准备好(ready)信号同时启动姿态计算、速度计算、位置计算 和地球参数计算4个模块，使其同时并行运行，实现了姿态、速度和位置信息的并行更新计 算。此4个模块间亦相互引用数据，其引用对方参数值均为对方前一采样周期结束时的计 算值，而当前计算得到的是当前采样周期内的导航参数。在任一采样周期内，导航解算结束 时并行导航解算模块将计算所得姿态、速度和位置数据发送至通信模块。所述的通信模块由串口通信模块、155 通信模块、SPI通信模块构成。其中，串口 通信模块可采用RS232、RS422或RS485串行通信IP核，经电平转换电路将信号发送至其他 串口设备；155 通信模块采用MIL-STD-155;3B总线控制IP核，经模拟收发器及耦合电路 将信号发送至1553B总线上的其他总线设备；SPI通信模块采用Xilinx开发套件自带SPI 接口 IP核，通过SPI接线方式与大容量的SD (Secure Digital Memory Card)卡直接相连， 负责将实时导航信息储存在SD卡。本专利技术的高动态捷联惯性导航并行计算装置工作时，电源模块为FPGA芯片和配 置电路提供电源，光纤陀螺输出信号直接输入到FPGA的陀螺仪数据接收模块；石英挠性加 速度计输出信号经过采样及AD转换后输入到FPGA的AD控制模块；GPS接收机串口输出的 信号经过电平转换后输入到FPGA的GPS数据接收模块。数据采集模块的数据缓冲子模块 对并行输入的传感器信号预处理并送至初始对准模块与并行导航解算模块，初始对准结束后将导航参数的初始值发送至并行导航解算模块，并行导航解算模块对SINS导航解算 算法进行了并行化处理，在并行导航解算模块内对传感器增量信号进行并行的迭代计算， 每采样周期内更新计算一次，解算得到的导航信息分别发送至通信模块的串口通信模块、 155 通信模块和SPI通信模块。其中，串口通信模块经电平转换电路将信号发送至其他串 口设备；155 通信模块经模拟收发器及耦合电路将信号传输到155 总线的其他总线设 备；SPI通信模块负责将实时导航信息储存在大容量的SD卡。本专利技术将导航计算机各功能模块集成于单片FPGA内，并在FPGA内将单一更新速 率高精度SINS导航解算本文档来自技高网...
【技术保护点】
１．一种高动态捷联惯性导航并行计算装置，由ＦＰＧＡ芯片、电源电路、配置电路、信号采集电路和信号输出电路组成，其特征在于：所述的ＦＰＧＡ芯片集成了数据采集模块、初始对准模块、并行导航解算模块、通信模块；所述的配置电路为：当ＦＰＧＡ芯片上电后，自动将片外非易失性存储器中的配置比特流读入ＦＰＧＡ的静态内存中，实现内部结构映射；所述的信号采集电路采集来自光纤陀螺、石英挠性加速度计及ＧＰＳ接收机的输出信号并输入到ＦＰＧＡ芯片的数据采集模块；所述的数据采集模块将对信号预处理并发送至初始对准模块与并行导航解算模块，初始对准模块将计算得到的导航参数初始值发送至并行导航解算模块并在并行导航解算模块内对导航参数进行更新计算，解算后将导航信息送至通信模块，最后由通信模块经信号输出电路将信号发送至其他设备。
【技术特征摘要】
【专利技术属性】
技术研发人员：马龙华，孙国栋，吴铁军，
申请(专利权)人：浙江大学，
类型：发明
国别省市：86
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。