一种基于捷联惯导系统的双AD信号采集处理电路技术方案

本实用新型专利技术公开了一种基于捷联惯导系统的双ＡＤ信号采集处理电路，该电路中差分电路的信号输出端与高精度ＡＤ转换器的信号输入端连接；另一差分电路的信号输出端与高精度ＡＤ转换器的信号输入端连接；高精度ＡＤ转换器和高精度ＡＤ转换器的输出信号端同时与串／并移位寄存器的信号输入端连接，串／并移位寄存器的信号输出端与ＦＩＦＯ缓存器的信号输入端连接，ＦＩＦＯ缓存器的信号输出端分别与数字信号处理器和锁存器及总线驱动电路的信号输入端连接。本实用新型专利技术既可以满足导弹运动姿态解算或导航对信号的高精度要求，又能够满足导弹姿态稳定和控制的快速性要求，信号信噪比高，不易受干扰；输出信号零位及比例系数调试容易，有利于批量生产。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种数据采集和处理技术，特别是一种基于捷联惯导系统的双AD信号采 集处理电路。
技术介绍
对于应用于地空导弹武器系统的捷联惯导而言， 一般要求输出两种信息 一种是采样计 算周期内导弹运动的角度增量和速度增量信息，另一种是导弹运动的瞬态角速度和瞬态加速 度信息。增量信息对实时性要求不高，但要求测量精度要高，主要用于导弹运动姿态解算或 导航；瞬态信息要求实时性好，而对精度要求则不太高，主要用于导弹姿态稳定和控制。以 往的设计方案均是高精度AD转换(或V/F、 I/F)后由数字接口输出作为增量信号，而将陀螺 回路和加速度计采样电阻上的信号通过滤波及放大处理后以电压模拟量形式输出作为瞬态信 号。通过电压模拟量的形式传输瞬态信号，从目前来看，还存在以下几点不足(1) 电压模拟量通过弹上电缆网与其它设备连接，信号易受干扰，信噪比低；(2) 输出信号零位及比例系数调试困难，对批量生产极为不利；(3) 输出信号不能在捷联惯导内部实施有效补偿，测量精度较低。
技术实现思路
本技术的目的在于，提供一种基于捷联惯导系统的双AD信号采集处理电路，既可以 满足导弹运动姿态解算或导航对信号的高精度要求，又能够满足导弹姿态稳定和控制的快速 性要求，信号信噪比高，不易受干扰；输出信号零位及比例系数调试容易，有利于批量生产 ;输出信号可以在捷联惯导内部实施有效补偿，可提高系统的测量精度。本技术构成的电路的构成包括两个差分电路；两个差分电路的信号输出端分别与 两个高精度AD转换器的信号输入端连接；两个高精度AD转换器的输出信号端同时与串/并移 位寄存器的信号输入端连接，串/并移位寄存器的信号输出端与FIFO缓存器的信号输入端连 接，FIFO缓存器的信号输出端分别与数字信号处理器和锁存器及总线驱动电路的信号输入端 连接；该电路还包括高速A/D转换器；高速A/D转换器的信号输出端与数字信号处理器的信号 输入端连接；数字信号处理器的输出信号端经FIFO缓存器与并/串移位寄存器的信号输入端 连接；并/串移位寄存器与遥测装置接口之间有双向信号连接；锁存器及总线驱动电路的一 组输出信号端与弹载计算机接口连接；数字信号处理器经总线驱动器与数据上传接口有双向4信号连接；数字信号处理器的输出信号端与可编程控制逻辑电路的输入信号端连接；在差分 电路之前有温度采集电路。上述的基于捷联惯导系统的双AD信号采集处理电路中，还设有电压参考电路，为整个电 路提供基准电压。前述的基于捷联惯导系统的双AD信号采集处理电路中，所述差分电路的输入端与三个角 速率模拟量wx、 wy、 wz连接；所述差分电路的输入端与三个加速度模拟量Ax、 Ay、 Az连 接；所述高速A/D转换器的输入端与三个角速率模拟量x、 y、 z和三个加速度模拟量Ax 、Ay、 Az连接；所述可编程控制逻辑电路输出一组控制信号。前述的基于捷联惯导系统的双AD信号采集处理电路中，所述两个差分电路的型号均为 0PA4227;所述两个高精度AD转换器均为22位2-A型AD转换器，型号为AD7716;所述高速 A/D转换器为8路14位AD转换器，型号为TLC3578;电路中两个串/并移位寄存器和并/串移位 寄存器的型号分别为HCT164和HCT166;电路中两个FIF0缓存器的型号均为IDT7201;所述数 字信号处理器的型号为TMS320F206;所述锁存器及总线驱动器，其中锁存器的型号为HCT573 ，总线驱动器的型号为HCT244;所述可编程控制逻辑电路的型号为GAL20V8;所述总线驱动 器型号为HCT244;电压参考电路为SG431，前端温度采集电路为带温敏电阻的桥式电路。与现有技术相比，由于本技术将运行导弹轨迹在三维坐标上的三个角速率模拟量w x、 y、 z和三个加速度模拟量Ax、 Ay、 Az分6个信道独立采集，有利于提高实时数据采集 精度和速度。本技术将模拟信号通过两种不同的AD转换器，转换成数字信号进行处理， 可针对导弹运动姿态解算或导航和导弹稳定控制的不同要求分别处理，既能保证增量输出精 度，又能够达到瞬态信息输出的实时性要求，同时实现捷联惯导的全数字输出，简化接口电 路设计的复杂程度。本技术所选用的型号为AD7716的22位2-A型高精度AD转换器，不 但具有较高的精度，还能够体现累加效应。对导弹的姿态解算更为有利。由于采用数字处理 技术，电路的可靠性好，性能高，体现了数字电路的灵活性和体积小的优点。应用于到捷联 惯导系统中，可以克服现有技术存在的以下不足(1)电压模拟量通过弹上电缆网与其它设 备连接，信号易受干扰，信噪比低；(2)输出信号零位及比例系数调试困难，对批量生产极 为不利；(3)输出信号不能在捷联惯导内部实施有效补偿，测量精度较低。可很好的满足捷 联惯导系统的要求。附图说明图l是本技术的结构示意图； 图2是本技术的工作原理流程图。附图中的标记为l-差分电路，2-差分电路，3-高精度AD转换器，4-高精度AD转换器， 5-串/并移位寄存器，6-FIF0缓存器，7-数字信号处理器，8-锁存器及总线驱动电路，9-高 速A/D转换器，IO-FIFO缓存器，11-并/串移位寄存器，12-遥测装置接口， 13-弹载计算机接 口， 14-数据上传接口， 15-可编程控制逻辑电路，16-温度采集电路，17-电压参考电路， 18-总线驱动器。具体实施方式以下结合附图和实施例对本技术作进一步的详细说明，但并不作为对本技术做 任何限制的依据。本技术的实施例，本技术的一种基于捷联惯导系统的双AD信号采集处理电路， 包括差分电路1和差分电路2;差分电路1的信号输出端与高精度AD转换器3的信号输入端连接 ;差分电路3的信号输出端与高精度AD转换器4的信号输入端连接；高精度AD转换器3和高精 度AD转换器4的输出信号端同时与串/并移位寄存器5的信号输入端连接，串/并移位寄存器5 的信号输出端与FIF0缓存器6的信号输入端连接，FIFO缓存器6的信号输出端分别与数字信号 处理器7和锁存器及总线驱动电路8的信号输入端连接；该电路还包括高速A/D转换器9;高速 A/D转换器9的信号输出端与数字信号处理器7的信号输入端连接；数字信号处理器7的输出信 号端经FIFO缓存器10与并/串移位寄存器ll的信号输入端连接；并/串移位寄存器ll与遥测装 置接口12之间有双向信号连接；锁存器及总线驱动电路8的一组输出信号端与弹载计算机接口13连接；数字信号处理器7经总线驱动器与数据上传接口14有双向信号连接；数字信号处理器7的输出信号端与可编程控制逻辑电路15的输入信号端连接；在差分电路1和差分电路2 之前有温度采集电路16。该电路还设有电压参考电路17，为整个电路提供基准电压。所述差 分电路l的输入端与三个角速率模拟量wx、 wy、 wz连接；所述差分电路2的输入端与三个 加速度模拟量Ax、 Ay、 Az连接；所述高速A/D转换器9的输入端与三个角速率模拟量x、 y 、wz和三个加速度模拟量Ax、 Ay、 Az连接；所述可编程控制逻辑电路15输出一组控制信号 。所述差分电路l和差分电路2的型号为OPA4227;所述高精度AD转换器本文档来自技高网...

【技术保护点】
一种基于捷联惯导系统的双ＡＤ信号采集处理电路，其特征在于：包括差分电路（１）和差分电路（２）；差分电路（１）的信号输出端与高精度ＡＤ转换器（３）的信号输入端连接；差分电路（３）的信号输出端与高精度ＡＤ转换器（４）的信号输入端连接；高精度ＡＤ转换器（３）和高精度ＡＤ转换器（４）的输出信号端同时与串／并移位寄存器（５）的信号输入端连接，串／并移位寄存器（５）的信号输出端与ＦＩＦＯ缓存器（６）的信号输入端连接，ＦＩＦＯ缓存器（６）的信号输出端分别与数字信号处理器（７）和锁存器及总线驱动电路（８）的信号输入端连接；该电路还包括高速Ａ／Ｄ转换器（９）；高速Ａ／Ｄ转换器（９）的信号输出端与数字信号处理器（７）的信号输入端连接；数字信号处理器（７）的输出信号端经ＦＩＦＯ缓存器（１０）与并／串移位寄存器（１１）的信号输入端连接；并／串移位寄存器（１１）与遥测装置接口（１２）之间有双向信号连接；锁存器及总线驱动电路（８）的一组输出信号端与弹载计算机接口（１３）连接；数字信号处理器（７）经总线驱动器（１８）与数据上传接口（１４）有双向信号连接；数字信号处理器（７）的输出信号端与可编程控制逻辑电路（１５）的输入信号端连接；在差分电路（１）和差分电路（２）之前有温度采集电路（１６）。...

【技术特征摘要】
1.一种基于捷联惯导系统的双AD信号采集处理电路，其特征在于包括差分电路(1)和差分电路(2)；差分电路(1)的信号输出端与高精度AD转换器(3)的信号输入端连接；差分电路(3)的信号输出端与高精度AD转换器(4)的信号输入端连接；高精度AD转换器(3)和高精度AD转换器(4)的输出信号端同时与串/并移位寄存器(5)的信号输入端连接，串/并移位寄存器(5)的信号输出端与FIFO缓存器(6)的信号输入端连接，FIFO缓存器(6)的信号输出端分别与数字信号处理器(7)和锁存器及总线驱动电路(8)的信号输入端连接；该电路还包括高速A/D转换器(9)；高速A/D转换器(9)的信号输出端与数字信号处理器(7)的信号输入端连接；数字信号处理器(7)的输出信号端经FIFO缓存器(10)与并/串移位寄存器(11)的信号输入端连接；并/串移位寄存器(11)与遥测装置接口(12)之间有双向信号连接；锁存器及总线驱动电路(8)的一组输出信号端与弹载计算机接口(13)连接；数字信号处理器(7)经总线驱动器(18)与数据上传接口(14)有双向信号连接；数字信号处理器(7)的输出信号端与可编程控制逻辑电路(15)的输入信号端连接；在差分电路(1)和差分电路(2)之前有温度采集电路(16)。2.根据权利要求1所述的基于捷联惯导系统的双AD信号采集处理电路 ，其特征在于该电路还设有为整个电路提供基准电压的电压参考电路(17)...

【专利技术属性】
技术研发人员：茹毅，郭俊超，谢雪峰，
申请(专利权)人：国营三四○五厂，
类型：实用新型
国别省市：52[中国|贵州]