厚膜集成电路电阻端头效应曲线制作方法技术

技术编号：6687872 阅读：286 留言：0更新日期：2012-04-11 18:40

本发明专利技术涉及厚膜集成电路电阻端头效应曲线制作方法，包括如下步骤：a、在成膜基板上，分别印刷28条导带B，每两条相邻导带间距A分别为15mil、20mil、25mil、……70mil、75mil、80mil共十四种；b、成膜基板上分别印有电阻宽度40mil的厚膜电阻r1-r14；c、用万用表对成膜基板中的厚膜电阻进行阻值测量，并将测量阻值录入Excel表中，根据公式：电阻值R＝R□·N·(L/W)，得到N＝R/R□·(W/L)；d、利用Excel绘图功能，分别绘制出不同电阻宽度的电阻端头效应曲线图。本发明专利技术创造的优点在于：解决了厚膜浆料生产厂家只提供单一导体端头电阻设计曲线而导致电阻设计误差问题，使厚膜电路版图设计技术水平得到提高；保证了厚膜电阻在实际加工时阻值一致性，使同样阻值电阻在不同导体端头搭接时的电阻阻值之间偏差小于5％。

全部详细技术资料下载

【技术实现步骤摘要】
技领域本专利技术涉及厚膜集成电路版图设计
，特别涉及用于厚膜集成电路版图电阻的端头效应曲线的制作方法。
技术介绍
厚膜电阻的衬底为陶瓷基片，陶瓷基片上设置的电阻两端电极为导体，电阻表面覆盖一层玻璃釉。具体见附图1。根据厚膜电阻浆料生产厂家提供的厚膜电阻设计曲线图进行设计。厚膜电阻设计曲线图是在厚膜电阻宽度为Irnm的情况下得出的，其中X轴为厚膜电阻长度，Y轴为变化系数N，具体见附图2。厚膜电阻设计计算公式电阻值R = Rd · N · (L/W)。方阻Rn是厚膜电阻在电阻干厚膜为25 μ m下的电阻率，N为变化系数，L为厚膜电阻长度，W为厚膜电阻宽度。根据电阻设计曲线图当电阻宽度W= Imm时，电阻长度L为Imm时，N值为1 ；电阻长度L为2mm 时，N值约为1.4 ；电阻长度L为3mm时，N值约为1.6。长期以来，在进行厚膜集成电路版图设计时，厚膜电阻浆料生产厂家只提供一种电阻端头导体材料的设计曲线，这样设计出来的电路在实际厚膜电阻加工过程中因电阻端头导体材料不同将导致其阻值偏差达到20%以上。例如Dupont公司17系列厚膜电阻浆料只提供了一种6277型钯银导体端头电阻设计曲线(见附图1)。但在实际厚膜电路加工过程中，厚膜电阻端头导体材料还要用到金导体、银导体等多种浆料，而这些不同厚膜电阻端头导体材料对厚膜电阻会产生了很大影响。通过查询没有检索到与本专利技术相关的专利和文献。
技术实现思路
本专利技术就是要提供一种，以解决版图设计人员根据厚膜电阻浆料生产厂家提供的单一电阻设计曲线而造成厚膜电阻设计误差问题。在厚膜电阻浆料实际印刷...

【技术保护点】
１．厚膜集成电路电阻端头效应曲线制作方法，其特征在于包括如下步骤：（１）、制作厚膜电阻端头效应成膜基板，ａ、在电阻宽度４０ｍｉｌ的第一种成膜基板和电阻宽度６０ｍｉｌ的第二种成膜基板上，采用选定的导体浆料、分别印刷２８条导带，每两条相邻导带之间的电阻搭接间距Ａ分别为１５ｍｉｌ、２０ｍｉｌ、２５ｍｉｌ、３０ｍｉｌ、３５ｍｉｌ、４０ｍｉｌ、４５ｍｉｌ、５０ｍｉｌ、５５ｍｉｌ、６０ｍｉｌ、６５ｍｉｌ、７０ｍｉｌ、７５ｍｉｌ、８０ｍｉｌ共十四种；ｂ、第一种成膜基板的每两条相邻导带之间的电阻搭接间距Ａ上，分别网印有电阻宽度４０ｍｉｌ的厚膜电阻，它们的长度与电阻搭接距离对应，分别为１５ｍｉｌ、２０ｍｉｌ、２５ｍｉｌ、３０ｍｉｌ、３５ｍｉｌ、４０ｍｉｌ、４５ｍｉｌ、５０ｍｉｌ、５５ｍｉｌ、６０ｍｉｌ、６５ｍｉｌ、７０ｍｉｌ、７５ｍｉｌ、８０ｍｉｌ共十四种；第二种成膜基板的每两条相邻导带之间的电阻搭接间距Ａ上，它们的长度与电阻搭接距离对应，分别为１５ｍｉｌ、２０ｍｉｌ、２５ｍｉｌ、３０ｍｉｌ、３５ｍｉｌ、４０ｍｉｌ、４５ｍｉｌ、５０ｍｉｌ、５５ｍｉｌ、６０ｍｉｌ、６５ｍｉｌ、７０ｍｉｌ、７５ｍｉｌ、８０...

【技术特征摘要】

【专利技术属性】
技术研发人员：尤广为，王守政，鲍秀峰，钱嵘卫，
申请(专利权)人：华东光电集成器件研究所，
类型：发明
国别省市：34

全部详细技术资料下载我是这个专利的主人