本发明专利技术涉及一种制造具有最小应力的异质结构的方法，包括将第一晶片(110)键合到第二晶片(120)的步骤(S5)，其中第一晶片(110)的热膨胀系数低于第二晶片(120)的热膨胀系数，以及至少一个键合增强退火步骤(S7)。所述方法的特征特别在于，所述方法包括：在键合步骤(S5)之后以及所述键合增强退火步骤(S7)之前，至少部分地修整第一晶片(110)的至少一个修整步骤(S6)。
【技术实现步骤摘要】
本专利技术涉及制造通过键合第一晶片或衬底至第二晶片或衬底而形成的异质结构 (heterostructure)，其中所述第一晶片的热膨胀系数低于所述第二晶片的热膨胀系数。这 种异质结构特别用于微电子领域或光电子领域中。本专利技术特别应用于制造SOS异质结构 (SOS表示蓝宝石(Al2O3)上硅)。
技术介绍
在组装两个具有不同热膨胀系数的晶片时，例如在室温(20°C )时热膨胀系数相 差至少10%或20%的情况下，或者在两个组装的晶片的任何后续处理过程中，有时会升高 温度以便例如在键合增强退火过程中增强键合界面。图1显示了在大约160°C执行的键合增强退火的过程中，异质结构的性能，其中异 质结构通过将对应于SOI (绝缘体上硅)结构的第一晶片或衬底10键合到蓝宝石的第二晶 片或衬底20而形成。如图1所示，热处理过程中，作为SOI结构的主要部件的硅以及蓝宝 石的热膨胀系数(TEC)之间的差异(Si的TEC < Al2O3的TEC)导致组件变形，从而高剥离 应力(debonding stress) Cd施加到位于异质结构的边缘处的区域Zd。由于这些应力，在晶片的边缘处转移不充分，从而导致过大以及形状不规则的 环形(第一晶片没有被转移到第二晶片上的区域)外观，并且特别导致晶片边缘剥落 (peeling-off)。在诸如SOS异质结构的异质结构的情况下，通过将诸如SOI结构的结构组装到诸 如蓝宝石衬底的支撑晶片或衬底上而制造SOS异质结构。在这种情况下，SOS异质结构的制 造包括将SOI结构直接晶片键合或熔化键合到蓝宝石晶片上，键合稳定或键合增强退火， 以及减薄SOI结构以便形成转移到蓝宝石晶片上的硅层。通常在两步中执行减薄，即首先 是消除SOI结构的大部分支撑衬底的研磨步骤，然后第二步骤是化学刻蚀至SOI结构的氧 化物层，其中氧化物层作为停止层。通常使用TMAH(四甲基氢氧化铵)来执行化学刻蚀。如上所述，衬底边缘处的剥离应力的产生可能导致硅层和蓝宝石衬底边缘处的剥 离，从而在减薄过程中允许潮湿的刻蚀剂渗入键合界面中。该渗入进一步弱化了键合并可 能导致如图2所示的结构分层，其中当剪切应力被施加到硅层上时，可以观察到硅表面层 从下方的蓝宝石衬底或晶片上分层。最后，如图3所示，研磨之后已经存在边缘损失(由于分层导致的环形扩大)。边 缘损失的原因是键合增强退火过程中的分层，并且由于键合增强退火过程的硅较厚，该分 层较大。
技术实现思路
本专利技术的一个目的是通过提供一种制造异质结构的方案来克服上述缺陷，其包括 将第一晶片或衬底键合到第二晶片或衬底，其中第一晶片的热膨胀系数低于第二晶片的热 膨胀系数，同时如上所述限制衬底边缘处的剥离和缺陷的出现。为此，本专利技术提出一种制造异质结构的方法，其中在键合之后以及键合增强退火 (bond-strengthening anneal)之前，至少部分地修整第一晶片。至少部分地修整第一晶片能够减小第一晶片的周边厚度，从而由于两个晶片的热 膨胀系数之间的差异而减小剥离应力的大小。由此改进了环形，即衬底边缘处的未转移区 域，的宽度和规则性。根据本专利技术的方法的一个实施方式，执行单一的修整步骤之后，第一晶片在其修 整部分中的厚度小于或等于^ym,以及在大约160°C的温度下执行单一的键合增强退火 步骤大约2小时的时间。根据本专利技术的方法的另一个实施方式，所述方法包括第一和第二键合增强退火步 骤以及至少部分地修整(trim)第一晶片的第一和第二修整步骤。在该实施方式中，第一修 整步骤在所述第一退火步骤之后和所述第二退火步骤之前执行，而第二修整步骤在所述第 二退火步骤之后执行。该实施方式能使修整深度达到利用单一修整步骤所不能达到的修整深度，而没有 晶片剥落或分层的风险。由于通过第一修整步骤部分减小了剥离应力，因此可以在高于第一键合增强退火 步骤的温度下执行第二键合增强退火步骤。本专利技术的方法特别应用于SOS结构的制造。在这种情况下，该方法使用硅或SOI 衬底作为第一晶片，使用蓝宝石衬底作为第二晶片。根据本专利技术的一方面，该方法进一步包括一个或多个键合增强退火步骤之后的减 薄第一晶片的步骤，其中通过研磨然后通过刻蚀第一晶片来执行所述减薄。利用砂轮执行 研磨，砂轮的工作表面包括平均尺寸大于6. 7微米的磨粒。对于研磨而言，与使用包括平均尺寸小于6. 7微米的磨粒的轮时所实现的细研磨 相比，使用包括平均尺寸大于6. 7微米的磨粒的砂轮提供了粗研磨(coarse grinding)。申请人:选择使用粗研磨的原因是粗研磨能够减薄第一晶片，同时在研磨过程中晶 片分层的风险最小。通过使用平均尺寸大于6. 7微米的磨粒来进行研磨，能够除去大量材 料而不需要施加太大的接触力。在研磨过程中，第一晶片上的轮的接触力不大于222. 5牛 顿。另一方面，使用对应于细研磨的较小磨粒，细砂轮和材料之间的面积比(area ratio) 大于粗砂轮和相同材料之间的面积比，从而增大了第一晶片上的轮的接触力，并因此增大 了分层的危险。附图说明通过参考附图以非限制性示例给出的本专利技术的特别实施例的以下描述，本专利技术的 其他特征和优点将更明显，其中图1是键合增强热处理过程中SOS异质结构中的应力的示意性剖视图；图2是显示蓝宝石上硅异质结构的分层的照片；图3是显示研磨之后蓝宝石上硅异质结构中的边缘损失和十字形裂缝的照片；图4A至4H是实现根据本专利技术的一个实施例的方法的异质结构制造的示意图；图5是在图4A至4H所示的异质结构制造过程中执行的步骤的流程图；图6A至61是实现根据本专利技术的另一个实施例的方法的异质结构制造的示意图7是在图6A至61所示的异质结构制造过程中执行的步骤的流程图。 具体实施例方式本专利技术的方法总体上应用于异质结构的制造，所述异质结构包括至少两个分别具 有不同的热膨胀系数的晶片(例如蓝宝石上硅、玻璃上硅等)。利用直接晶片键合或任何其 他类型的键合，例如阳极键合、金属键合或粘性键合，晶片被组装在一起。晶片通常是圆形， 并可以具有不同的直径，特别地，直径为100mm、150mm、200mm或300mm。部件可以已经形成一个晶片中，所述一个晶片在随后将被键合到作为支撑部分的 另一个晶片上。这些部件特别是形成电子部件或多个微电子部件(例如电路、触点或甚至 是有源层)的全部或一部分的元件。更概括而言，本专利技术特别应用于不能承受高温键合退火的组装结构、以及由具有 不同热膨胀系数的晶片的组件形成的异质结构。本专利技术还特别应用于但是不局限于SOS (蓝宝石上硅)异质结构，其由通过蓝宝石 制成的第一晶片或衬底和包括诸如SOI结构的硅的第二晶片或衬底组装形成。包括蓝宝石衬底上硅层的异质结构具有特别的优点。SOS结构能够制造高频、低能 耗的器件。蓝宝石衬底还具有例如比石英衬底更好的优秀的散热性。图4A至4G和图5显示了通过第一或初始衬底110 (上)和第二支撑晶片或衬底 120(基底)制造SOS异质结构的方法。如图4B所示，第一晶片110包括SOI结构，该SOI结构包括也由硅制成的支撑部 分113上的硅层111和埋入氧化物层112，该埋入氧化物层112例如由S^2制成，并位于层 111和支撑部分113之间。第二晶片120是蓝宝石晶片(图4A)。在第一晶片11本文档来自技高网...
【技术保护点】
１．一种制造异质结构的方法，包括将第一晶片（１１０）键合到第二晶片（１２０）的步骤，其中第一晶片（１１０）的热膨胀系数低于第二晶片（１２０）的热膨胀系数，以及至少一个键合增强退火步骤，其特征在于，所述方法包括：在键合步骤之后以及所述至少一个键合增强退火步骤之前的，至少部分地修整第一晶片（１１０）的至少一个修整步骤。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：A·沃夫尔达奇，
申请(专利权)人：SOITEC绝缘体上硅技术公司，
类型：发明
国别省市：FR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。