芯片封装体及其形成方法技术

本发明专利技术公开了一种芯片封装体及其形成方法。该芯片封装体包括基底，具有上表面及下表面，基底包括至少一第一接垫；非光学感测芯片，设置于基底之上表面上，非光学感测芯片包括至少一第二接垫，非光学感测芯片具有第一长度；保护盖，设置于非光学芯片上，保护盖具有第二长度，第二长度的延伸方向大抵平行于第一长度的延伸方向，且第二长度小于第一长度；集成电路芯片，设置于保护盖上，集成电路芯片包括至少一第三接垫，集成电路芯片具有第三长度，第三长度的延伸方向大抵平行于第一长度的延伸方向；多条焊线，形成基底、非光学感测芯片、及集成电路芯片之间的电性连接。

【技术实现步骤摘要】

本专利技术有关于芯片封装体，且特别是有关于非光学感测芯片的芯片封装体。
技术介绍
随着电子产品朝向轻、薄、短、小发展的趋势，半导体芯片的封装结构也朝向多芯片封装(multi-chip package,MCP)结构发展，以达到多功能和高性能要求。多芯片封装结构将不同类型的半导体芯片，例如逻辑芯片、模拟芯片、控制芯片或存储器芯片，整合在单一封装基底之上。例如，在已知技术中，微机电系统感测芯片(micro electro-mechanical system sensor chip, MEMS sensor chip)常与特殊应用集成电路(application specific integrated circuit, ASIC)芯片共同整合于印刷电路板上。然而，随着需整合的芯片数量上升，将多芯片二维地整合在封装基底(如硅基底) 上会造成封装体体积无法有效缩小，且亦会占去过多面积而造成制作成本增加，不利于可携式电子产品的应用。
技术实现思路
本专利技术一实施例提供一种芯片封装体，包括基底，具有上表面及下表面，基底包括至少一第一接垫；非光学感测芯片，设置于基底之上表面上，非光学感测芯片包括至少一第二接垫，非光学感测芯片具有第一长度；保护盖，设置于非光学芯片上，保护盖具有第二长度，第二长度的延伸方向大抵平行于第一长度的延伸方向，且第二长度小于第一长度；集成电路芯片，设置于保护盖上，集成电路芯片包括至少一第三接垫，集成电路芯片具有第三长度，第三长度的延伸方向大抵平行于第一长度的延伸方向；以及多条焊线，形成基底、非光学感测芯片、及集成电路芯片之间的电性连接。本专利技术一实施例提供一种芯片封装体的形成方法，包括提供基底，具有上表面及下表面，基底包括至少一第一接垫；将非光学感测芯片设置于基底之上表面上，非光学感测芯片包括至少一第二接垫，非光学感测芯片具有第一长度；将保护盖设置于非光学芯片上， 保护盖具有第二长度，第二长度的延伸方向大抵平行于第一长度的延伸方向，且第二长度小于第一长度；将集成电路芯片设置于保护盖上，集成电路芯片包括至少一第三接垫，集成电路芯片具有第三长度，第三长度的延伸方向大抵平行于第一长度的延伸方向；以及形成多条焊线，焊线形成基底、非光学感测芯片、及集成电路芯片之间的电性连接。本专利技术一实施例提供一种芯片封装体的形成方法，包括提供基底，基底包括至少一第一接垫；提供半导体晶片，包括多个非光学感测芯片，每一非光学感测芯片包括至少一第二接垫，每一非光学感测芯片具有第一长度；于半导体晶片上设置多个保护盖，保护盖分别设置于至少一非光学感测芯片之上，且每一保护盖具有第二长度，第二长度的延伸方向大抵平行于第一长度的延伸方向，且第二长度小于第一长度；于半导体晶片上设置多个集成电路芯片，集成电路芯片分别设置于其中一保护盖之上，每一集成电路芯片包括至少一第三接垫，且具有第三长度，第三长度的延伸方向大抵平行于第一长度的延伸方向；切割半导体晶片，使光学感测芯片彼此分离；将分离的其中一光学感测芯片设置于基底上；以及形成多条焊线，焊线形成基底、分离的其中一非光学感测芯片、及集成电路芯片之间的电性连接。本专利技术一实施例提供一种芯片封装体的形成方法，包括提供基底，基底包括至少一第一接垫；提供半导体晶片，包括多个非光学感测芯片，每一非光学感测芯片包括至少一第二接垫，每一非光学感测芯片具有第一长度；于半导体晶片上设置多个保护盖，保护盖分别设置于至少一非光学感测芯片之上，且每一保护盖具有第二长度，第二长度的延伸方向大抵平行于第一长度的延伸方向，且第二长度小于第一长度；切割半导体晶片，使光学感测芯片彼此分离；于分离的光学感测芯片之一上设置集成电路芯片，集成电路芯片设置于分离的光学感测芯片之一上的保护盖之上，集成电路芯片包括至少一第三接垫，且具有第三长度，第三长度的延伸方向大抵平行于第一长度的延伸方向；将分离的其中一光学感测芯片设置于基底上；以及形成多条焊线，焊线形成基底、分离的其中一非光学感测芯片、及集成电路芯片之间的电性连接。附图说明图1显示本专利技术一实施例的芯片封装体的剖面图。图2显示本专利技术一实施例的芯片封装体的剖面图。图3显示本专利技术一实施例的芯片封装体的剖面图。图4显示本专利技术一实施例的芯片封装体的剖面图。图5显示本专利技术一实施例的芯片封装体的剖面图。图6A-6C显示本专利技术一实施例的芯片封装体的一系列工艺剖面图。图7A-7C显示本专利技术一实施例的芯片封装体的一系列工艺剖面图。主要元件符号说明10、20、30、40、50 芯片封装体；100 基底；100a、100b 表面；102、106、112 接垫；104 非光学感测芯片；108 保护盖；109 间隔结构；110 集成电路芯片；114、114a、114b、114c 焊线;116 焊球；600、700 半导体晶片；L1、L2、L3 长度；SC 切割线。具体实施例方式以下将详细说明本专利技术实施例的制作与使用方式。然而应注意的是，本专利技术提供许多可供应用的专利技术概念，其可以有多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本专利技术的特定方式，非用以限制本专利技术的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及/或结构之间具有任何关联性。再者，当述及第一材料层位于第二材料层上或之上时， 包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。图1显示本专利技术一实施例的芯片封装体10的剖面图。在此实施例中，芯片封装体 10包括基底100，其具有上表面IOOa及相反的下表面100b。基底100可包括半导体材料、 陶瓷材料、高分子材料或前述的组合。在一实施例中，基底100为印刷电路板。基底100还包括至少一第一接垫102，用以接收或输出电子信号。如图1所示，芯片封装体10还包括设置于基底100之上表面IOOa上的非光学感测芯片104。非光学感测芯片104包括至少一第二接垫106，用以接收或输出电子信号。例如，可透过焊线形成第一接垫102与第二接垫106之间的导电通路，使得电子信号得以于非光学感测芯片104与基底100(例如是印刷电路板)之间传递。在此实施例中，非光学感测芯片104具有第一长度Li。非光学感测芯片104包括任何与光线的接收与发射无关的感测芯片，例如可为微机电系统感测芯片(MEMS sensor chip)。此外，非光学感测芯片104还可包括微流体系统芯片、利用热及/或压力等物理变化量来测量的物理传感器芯片、加速计芯片、陀螺仪芯片、微制动器芯片、表面声波元件芯片、或压力传感器芯片等。然而应注意的是，在其他实施例中，可视情况采用光学芯片来取代非光学感测芯片104。例如，可于基底100上设置影像撷取芯片、发光元件芯片或太阳能电池芯片等。如图1所示，非光学感测芯片104上设置有保护盖108，用以保护非光学感测芯片 104免于受到伤害。保护盖108具有第二长度L2。第二长度L2的延伸方向大抵平行于非光学感测芯片104的第一长度Ll的延伸方向，且第二长度L2需小于第一长度Li。在此实施例中，第二长度L2小于第一长度Li，因此可避免保护盖108盖住非光学感测芯片104上的接垫106，而不利于后续的焊线形成。然，保护盖108本文档来自技高网...

【技术保护点】
１．一种芯片封装体，包括：基底，具有上表面及下表面，该基底包括至少一第一接垫；非光学感测芯片，设置于该基底的该上表面上，该非光学感测芯片包括至少一第二接垫，该非光学感测芯片具有第一长度；保护盖，设置于该非光学芯片上，该保护盖具有第二长度，该第二长度的延伸方向平行于该第一长度的延伸方向，且该第二长度小于该第一长度；集成电路芯片，设置于该保护盖上，该集成电路芯片包括至少一第三接垫，该集成电路芯片具有第三长度，该第三长度的延伸方向平行于该第一长度的延伸方向；以及多条焊线，形成该基底、该非光学感测芯片及该集成电路芯片之间的电性连接。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：彭宝庆，温英男，张恕铭，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：71