半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种半导体装置及其制造方法，在基板(11)上的芯片区域(12)的周边部分上，连续包围芯片区域(12)的内侧部分而形成有机保护膜(23’)。另外，钝化膜(22)和有机保护膜(23)在罩层(47)上形成闭环状开口部。

【技术实现步骤摘要】

本专利技术涉及一种通过在半导体晶片上形成多片半导体芯片、并对划线区域进行切割而形成的。
技术介绍
一般，将多个由多个元件所构成并具有规定功能的IC电路(集成电路 (Integrated Circuit))呈矩阵状地配置于例如硅等半导体晶片上，从而制成半导体装置。另外，多个配置于晶片上的芯片区域彼此之间被设置成栅格状的划线区域(划线 (scribe line))所隔开。在经过半导体制造工序而在一片晶片上形成多个芯片区域之后， 该晶片经过从背面进行磨削而使其达到规定厚度的工序、沿着划线区域切割成各个芯片的工序、以及之后的安装工序，被制成各个半导体装置。然而，若对晶片进行切割而将其分割成各个芯片，则在芯片的端面上将会露出透水性、吸湿性较高的层间绝缘膜。因此，从芯片的端面进入层间绝缘膜中的水分、可动离子等有可能会进入到芯片内部而腐蚀布线，或引起绝缘膜的耐受性劣化、元件的特性恶化等。 另外，在通过切割而分割成各个芯片时，划线周围的芯片区域还有可能会受到机械冲击，从而在分离后的芯片的切割断面上产生裂纹和缺陷。为了防御这样的水分、可动离子等的进入和机械冲击，在现有的半导体装置中，有时会在芯片的周围设置被称为密封圈的环状防御壁。图24是对现有的具有密封圈的半导体装置的结构进行说明的主要部分放大图。 图25是对现有的具有密封圈的半导体装置的结构进行说明的剖视图，是表示沿图24的 A-A’线切下的截面结构的图。另外，图26是对现有的形成多个半导体装置的晶片的结构进行说明的图，表示在由晶片所形成的基板上形成有多个具有密封圈的半导体装置的状态。如图24和图25所示，在由晶片所形成的基板111上，形成有多个由划线区域113 所划分的芯片区域112。在基板111上，形成有由多层层间绝缘膜115 120所形成的层叠绝缘膜170。在芯片区域112中，在基板111上，形成有用于构成元件的活性层130。在层叠绝缘膜170中，形成有与活性层130相连接的布线结构171。更详细而言，在层间绝缘膜115 上形成有与活性层130相连接的过孔131，而在层间绝缘膜116上形成有与过孔131相连接的布线132，在层间绝缘膜117上形成有与布线132相连接的过孔133，在层间绝缘膜118上形成有与过孔133相连接的布线134，在层间绝缘膜119上形成有与布线134相连接的过孔 135，在层间绝缘膜120上形成有与过孔135相连接的布线136，从而构成了布线结构171。另外，在芯片区域112的周边部分上的多层层间绝缘膜115 120的层叠结构中， 形成有贯通该层叠结构并连续包围芯片区域112的密封圈114。密封圈114是将由布线形成用掩模所形成的密封布线和由过孔形成用掩模所形成的密封过孔交替进行堆叠而形成的。具体而言，密封圈114由形成于基板111上的导电层140、形成于层间绝缘膜115上并与导电层140相连接的密封过孔141、形成于层间绝缘膜116上并与密封过孔141相连接4的密封布线142、形成于层间绝缘膜117上并与密封布线142相连接的密封过孔143、形成于层间绝缘膜118上并与密封过孔143相连接的密封布线144、形成于层间绝缘膜119上并与密封布线144相连接的密封过孔145、以及形成于层间绝缘膜120上并与密封过孔145 相连接的密封布线146所构成。 而且，在设有布线(132、134、136)、过孔(131、133、135)、以及密封圈114的层叠绝缘膜170上，设有钝化膜121。钝化膜121在布线136上以及密封布线146上分别具有开口部。另外，在该开口部上，形成有与布线136相连接的焊盘137、以及与密封布线146相连接的罩层147。 另外，在钝化膜121的上部，形成有在密封圈114的上方以及焊盘137上具有开口部的其他钝化膜122。而且，为了保护芯片区域112，形成有在焊盘137及其周边上以及密封圈114上具有开口部的保护膜123。通过采用如图24和图25所示的结构，由于存在防御切割时的机械冲击的壁，因此，能防止裂纹扩展至芯片区域112。另外，钝化膜121在密封圈114上具有开口部，从而能避免因切割时的冲击而导致连芯片区域112上的钝化膜也发生剥落。另外，由于密封圈 114上的钝化膜121的开口部上形成有罩层147，因此，与未设罩层147的情况相比，能防止在切割时从划线区域进入的水分和杂质进入芯片区域112。然而，关于采用这样的结构的半导体装置，已知有如下情况。一般，在半导体制造工序中，当在由晶片所形成的基板111上形成采用如图24和图25所示的结构的芯片区域112之后，在从背面将该晶片磨削成规定的厚度后，在划线区域113内将该晶片切割成各个芯片。在进行这样的背面磨削时，在晶片表面、即图案形成面上粘贴保护片，将高速旋转的磨具按压在晶片背面来进行磨削。在磨削中，为了冲走所产生的切削屑，另外，为了对磨削中所产生的摩擦热量进行冷却，而喷射水。这里，如图26所示，晶片上到最外周为止形成有划线区域113。另外，芯片区域 112上形成有保护膜123。该保护膜123是以保护芯片区域112不被划伤和污染为目的而设的，具有一定程度(5μπι左右)的厚度。因此，在划线区域113与保护膜123之间存在高度差。在为了进行背面磨削而粘贴保护胶带时，无法填补该高度差，从而会在保护胶带与划线区域113之间产生间隙。在进行背面磨削时，在晶片的外周部上，含有切削屑的切削水可能会从这样的间隙进入，沿着划线进入晶片的内侧，从而对各芯片的表面造成污染。因此，在专利文献1(日本专利特开2001-274129号公报)中，揭示了一种技术，该技术在对用于保护芯片区域的保护膜(聚酰亚胺膜)进行图案形成时，在呈栅格状地纵横交织的划线的交叉点附近形成提防，从而将划线切断。根据该方法，即使包含切削屑的切削水从划线与保护胶带之间的间隙进入，但由于在划线上设有提防，因此，切削水也不会越过提防而进入。由此，能防止比提防更靠前的芯片区域中的电极焊盘和芯片表面被污染。另一方面，在紧接着背面磨削的切割时，沿着划线区域113将圆盘状的切割刀片进行按压从而切割成各个芯片，但在多数情况下，通过在该划线区域113中形成用于对半导体元件的特性或半导体制造工艺过程中的各种过程值进行确认的监控元件，从而利用与该监控元件相连接的电极焊盘进行特性检查，来推测半导体芯片是否良好，或确认半导体5制造工艺是否存在异常。若存在这样的被称为辅助图案的监控元件、或特性检查用电极焊盘，则在切割时，很可能产生碎屑或发生图案剥离，从而成为合格率降低的原因。因此，在专利文献2(日本专利特开2005-183866号公报)中，揭示了一种技术，该技术通过用保护膜(聚酰亚胺膜)对划线区域上的辅助图案的一部分进行覆盖，利用保护膜对辅助图案进行按压，从而使辅助图案在切割时不容易发生剥落等。另外，在聚酰亚胺等的保护膜覆盖划线区域的情况下，在切割时，保护膜附着于切割刀片，从而对切割刀片产生气孔堵塞而有损其寿命，但通过采用只对辅助图案的一部分进行覆盖的结构，也能使保护膜不对切割刀片造成影响。此外，伴随着近年来的微细化、高集成化的发展，使用电阻较小的铜布线来作为布线材料、或使用相对介电常数较低的所谓Low-k材料来作为层间绝缘膜的情况逐渐本文档来自技高网...

【技术保护点】
１．一种半导体装置，其特征在于，包括：半导体基板；电极焊盘，该电极焊盘形成于所述半导体基板上；密封圈，该密封圈形成于比所述电极焊盘更靠近所述半导体基板的外周侧；罩层，该罩层形成于所述密封圈上，与所述密封圈相连接；钝化膜，该钝化膜形成于所述半导体基板上，使所述电极焊盘和所述罩层露出；第一保护膜，该第一保护膜形成于所述钝化膜上，而且比所述密封圈更靠近内周，使所述电极焊盘和所述罩层露出；以及第二保护膜，该第二保护膜形成于所述钝化膜上，而且比所述密封圈更靠近外周，使所述罩层露出。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：三木启司，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP