三维半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种三维半导体装置及其制造方法。该三维半导体装置包括具有设置在基底上的顺序堆叠的电极的电极结构、穿透电极结构的半导体图案、包括设置在半导体图案和电极结构之间的第一图案和第二图案的存储元件，第一图案垂直延伸以横过电极，第二图案水平延伸以横过半导体图案。

【技术实现步骤摘要】

本专利技术构思的示例实施例涉及半导体装置及其制造方法，更具体地讲，涉及包括三维布置的存储单元的三维半导体存储装置及其制造方法。
技术介绍
3D-IC存储器技术可以用于增加存储器容量。3D-IC存储器技术通常指与三维地布置存储单元相关的技术。除了 3D-IC存储器技术之外，还可以通过(1)图案小型化技术 (pattern miniaturization technique)禾口(2)多层单兀(MLC, multi-level cell)技术来增加存储器容量。然而，可能会因高成本而限制图案小型化技术的使用，通过MLC技术实现的容量增加可能会受在每个单元中将要增加的比特的数量的限制。在实现增加更多的存储器容量的方面，图案小型化技术和MLC技术可以与3D-IC技术结合，并可有望与3D-IC技术分离地发展。一种3D-IC技术是冲孔和插塞技术(punch-and-plug technique)。冲孔和插塞技术包括在基底上顺序形成多层的薄层，然后形成塞子以穿透所述薄层。通过这样的技术，在没有显著地增加制造成本的情况下，可以实现一定存储容量的三维存储装置。
技术实现思路
本专利技术构思的示例实施例可以提供增加三维布置的导电图案的厚度的三维半导体装置、减小三维布置的导电图案的电阻的三维半导体装置、防止和/或减小操作电流的减小和串电阻的增加的三维半导体装置、制造防止和/或减小操作电流的减小和串电阻的增加的三维半导体装置的方法。根据本专利技术构思的示例实施例，三维半导体装置可以包括电极结构，具有顺序堆叠的电极，电极结构设置在基底上；半导体图案，穿透电极结构；存储元件，包括第一图案和第二图案，存储元件设置在半导体图案和电极结构之间，第一图案垂直延伸以横过电极， 第二图案水平延伸以横过半导体图案。在一些示例实施例中，第二图案基本可以形成为具有在电极的顶表面和底表面上以及电极的与半导体图案相邻的侧壁上的共形的厚度。在其他的示例实施例中，三维半导体装置还可以包括以垂直位置设置在电极之间的层间绝缘层，第一图案在半导体图案和电极的侧壁之间连续地垂直延伸，从而被设置在层间绝缘层和半导体图案的侧壁之间，第二图案在半导体图案和电极的侧壁之间连续地水平延伸，从而设置在层间绝缘层和半导体图案的水平表面之间。在又一些示例实施例中，三维半导体装置还可以包括设置在半导体图案和层间绝缘层之间的覆盖层，覆盖层由与层间绝缘层的材料不同的材料形成。在再一些示例实施例中，覆盖层可以垂直地延伸，以设置在电极和半导体图案之间，覆盖层的在电极和半导体图案之间的厚度可以比在层间绝缘层和半导体图案之间的厚度更薄。在再一些示例实施例中，第二图案可以与第一图案的侧壁直接接触，覆盖层可以包括被第二图案垂直地分开的部分。在进一步的示例实施例中，第一图案和第二图案在化学成分或电性质两者中至少之一的方面上可以基本相同。在更进一步的示例实施例中，第二图案的具有最高含量的两种原子可以与第一图案的具有最高含量的两种原子相同。在又进一步的示例实施例中，存储元件可以包括电荷存储层、隧道绝缘层和阻挡绝缘层，隧道绝缘层包括至少一个绝缘层并设置在电荷存储层和半导体图案之间，阻挡绝缘层包括至少一个绝缘层并设置在电荷存储层和电极之间。在再进一步的示例实施例中，第一图案可以包括隧道绝缘层，第二图案可以包括电荷存储层和阻挡绝缘层。在再进一步的示例实施例中，第一图案可以包括隧道绝缘层和电荷存储层，第二图案可以包括阻挡绝缘层。在再进一步的示例实施例中，第一图案可以由与电荷存储层的材料不同的材料形成，并可以进一步包括设置在电荷存储层和阻挡绝缘层之间的覆盖层。在再进一步的示例实施例中，第二图案和第一图案均可以构成隧道绝缘层、 阻挡绝缘层和电荷存储层中的一种。在再进一步的示例实施例中，第二图案和第一图案可以在电极和半导体图案的侧壁之间彼此接触，第二图案的具有最高含量的两种原子可以与接触第二图案的第一图案的具有最高含量的两种原子相同。在再进一步的示例实施例中，构成隧道绝缘层的绝缘层中的至少一层和构成阻挡绝缘层的绝缘层中的至少一层可以由带隙高于电荷存储层的材料形成，构成阻挡绝缘层的绝缘层中的至少一层的介电常数大于隧道绝缘层的介电常数。在再进一步的示例实施例中，隧道绝缘层可以包括至少一个氧化硅层，电荷存储层可以包括阱位密度高于氧化硅层的阱位密度的绝缘层和具有本征导电纳米颗粒的绝缘层中的一种，阻挡绝缘层可以包括氧化铝层、氧化铪层、氧化锆层、氧化钽层、氧化钛层、氮化硅层、氧氮化硅层或氧化硅层中的至少一种。在再进一步的示例实施例中，电极可以包括掺杂的硅、金属材料、金属氮化物或金属硅化物中的至少一种。在再进一步的示例实施例中，电极可以由电阻率低于掺杂的硅的导电金属形成。在再进一步的示例实施例中，半导体图案可以包括插入在第一图案中的分隔件部分和插入在半导体分隔件中的主体部分，主体部分的底表面比分隔件部分的底表面更低。 在再进一步的示例实施例中，主体部分可以直接接触基底，分隔件部分可以与基底分开。在再进一步的示例实施例中，主体部分可以包括核心区域，覆盖半导体分隔件的内壁；连接区域，从核心区域开始延伸，以被插入到基底的顶表面中。在再进一步的示例实施例中，主体部分的连接区域可以水平延伸，以具有比分隔件部分的宽度更宽的宽度。在再进一步的示例实施例中，主体区域的连接区域可以在存储元件下方通过，以直接接触基底的侧壁，从而覆盖第一图案的底表面。在再进一步的示例实施例中，基底可以由晶体缺陷少于主体区域的晶体缺陷的半导体材料形成。在再进一步的示例实施例中，与第一图案的底表面相比，分隔件部分可以向下突出。在再进一步的示例实施例中，所述三维半导体装置还可以包括设置在电极结构和基底之间的选择结构，选择结构包括选择线和穿透选择线以连接半导体图案和基底的选择有源图案。第一图案的底表面形成在选择线的最上部的表面上方。在再进一步的示例实施例中，第一图案可以包括电荷存储层；隧道绝缘层，在电荷存储层和半导体图案之间；覆盖层，在电荷存储层和电极之间，电荷存储层向下突出得比覆盖层和隧道绝缘层更多，覆盖层的底表面形成得比隧道绝缘层的底表面更靠近基底的顶表面。在再进一步的示例实施例中，基底可以包括接触区域，接触半导体图案；源极区域， 与接触区域分开，接触区域的导电类型与半导体图案的导电类型相同，源极区域的导电类型与接触区域的导电类型不同。在再进一步的示例实施例中，所述三维半导体装置还可以包括源极导电图案，穿透电极结构以接触源极区域。根据本专利技术构思的其他的示例实施例，制造三维半导体装置的方法可以包括如下步骤在基底上形成模结构，模结构包括顺序地且交替地堆叠的多个模层和多个牺牲层； 形成穿透模结构的开口 ；形成顺序覆盖开口的内壁的第一图案和半导体图案；通过去除牺牲层来在模层之间形成凹进区域；顺序形成覆盖凹进区域的内壁的第二图案和电极。在一些示例实施例中，形成第一图案的步骤可以包括形成隧道绝缘层，形成第二图案的步骤可以包括顺序形成电荷存储层和阻挡绝缘层。隧道绝缘层和阻挡绝缘层可以由带隙大于电荷存储层的带隙的材料形成，阻挡绝缘层可以由介电常数大于隧道绝缘层的介电常数的材料形成。在其他的示例实施例中，形成第一图案的步骤可以包括顺序形成电荷存储层和隧道绝缘层，形成第二图案的步骤可以包括形本文档来自技高网...

【技术保护点】
１．一种三维半导体装置，包括：电极结构，包括在基底上的堆叠的多个电极；多个半导体图案，穿透电极结构；多个存储元件，在半导体图案和电极结构之间，存储元件包括沿第一方向延伸以与所述多个电极交叉的第一图案和沿与第一方向正交的第二方向延伸以与所述多个半导体图案交叉的第二图案。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：薛光洙，黄棋铉，崔汉枚，朴赞真，许星会，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR