本发明专利技术涉及移位寄存器、扫描线驱动电路、数据线驱动电路、电光装置及电子设备。该移位寄存器依次传送供给至初级的单位电路的开始信号，前述单位电路具备：时钟端子；反相时钟端子；控制端子，其被供给下级的输出信号；电源端子；第1晶体管，其设置于前述时钟端子与输出端子之间；第2晶体管，其设置于前述输出端子与前述电源端子之间；第1电容器；控制部，若将前述开始信号或前级的输出信号供给至前述第1晶体管的栅而对前述第1控制端子供给下级的输出信号，则其以使前述第1晶体管与下级的输出信号的供给定时相比延迟地成为截止状态的方式进行控制。
【技术实现步骤摘要】
本专利技术涉及移位寄存器、扫描线驱动电路、数据线驱动电路、电光装置及电子设备。
技术介绍
利用液晶和/或有机EL等进行显示的电光装置广泛使用。在这样的电光装置中， 扫描线驱动电路具备移位寄存器，生成依次选择多条扫描线的扫描信号。该移位寄存器，由同一导电型的晶体管构成，以2相的时钟信号进行工作(例如，参照专利文献1)。图13是表示以2相的时钟信号进行工作的移位寄存器的结构的框图。移位寄存器 200，若对初级的单位电路210(1)供给起始脉冲信号STV，则依次移位并输出输出信号G。图14是表示单位电路210的结构例的电路图。如该图所示，单位电路210具备上拉晶体管PUTr、下拉晶体管PDTr、电容器Cl、节点A控制部212。节点A控制部212具备晶体管Tr3和晶体管Tr4，控制上拉晶体管PUTr的栅(以下，称为节点A)的电位。图15是说明单位电路210的工作的时序图。期间Fl是初始状态，此时，上拉晶体管PUTr、下拉晶体管PDTr成为截止状态。在时刻tl，反相时钟信号CLKB从低电平转变为高电平，下拉晶体管PDTr成为导通状态。由此，对电容器Cl的一个端子供给电源电位VGL。此时，起始脉冲信号STV或前级的输出信号G(n-l)为高电平，晶体管Tr4成为导通状态。因此，对电容器Cl的另一个端子， 供给电流，开始充电。这样，节点A的电位上升。在该过程中，节点A的电位超过上拉晶体管PUTr的阈值电压，上拉晶体管PUTr成为导通状态。接着，在时刻t2，由于起始脉冲信号STV或前级的输出信号G(n-l)成为低电平，所以晶体管Tr4成为截止状态。此外，若反相时钟信号CLKB成为低电平，则下拉晶体管PDTr 成为截止状态。此时，由于节点A的电位高于上拉晶体管PUTr的阈值电压，所以上拉晶体管PUTr处于导通状态。由于从时刻t2起时钟信号CLK成为高电平，所以输出端子OT的电位上升。这样，节点A的电位由于自举而上升，超过时钟信号CLK的高电平。由此，能够使输出信号G(n)的高电平与时钟信号CLK的高电平一致。接着，在时刻t3，若反相时钟信号CLKB成为高电平，则下拉晶体管PDTr成为导通状态，使输出信号G(n)成为低电平。此外，下级的输出信号G(n+1)作为控制信号而输入， 使晶体管Tr3导通。由此，由于蓄积到电容器Cl的电荷放电，所以节点A的电位成为低电平。专利第4083581号公报如图15所示，在移位寄存器200的一系列的移位工作中，上拉晶体管PUTr为了使输出信号G(n)成为高电平而进行一次的导通、截止工作。相对于此，下拉晶体管PDTr与反相时钟信号CLKB同步地反复导通、截止。因而，由于下拉晶体管PDTr成为导通状态的期间比上拉晶体管PUTr长，所以下拉晶体管PDTr与上拉晶体管PUTr相比较会早期劣化。4若下拉晶体管PDTr劣化，则导通电阻增加。输出信号G(n)的电位随着连接于输出端子OT的负荷和下拉晶体管PDTr的导通电阻等所赋予的时间常数而变化。因此，若由于历时劣化而导通电阻增加，则如图15中虚线所示，在时刻t3切换为导通时，输出信号G(n) 不立即降为低电平，输出信号G (η)的下降波形钝化。其结果，会产生输出信号G (η)与下级的输出信号G(n+1)双方成为高电平的期间dT，有可能成为应用了移位寄存器200的装置的误工作发生和/或品质劣化的原因。
技术实现思路
因此，本专利技术的目的在于在以2相时钟工作且具备通过第1晶体管及第2晶体管的工作而切换输出信号的输出电平的单位电路的移位寄存器中，即使在第2晶体管劣化了的情况下，也维持正常的输出电平的切换。为了解决上述的问题，本专利技术的移位寄存器串联连接有分别具备输入端子和输出端子的多个单位电路，且同步于时钟信号和与该时钟信号反相的反相时钟信号而依次传送供给至初级的输入端子的开始信号，前述多个单位电路分别具备第1控制端子，其被供给前述时钟信号；第2控制端子，其被供给前述反相时钟信号；第3控制端子，其被供给从下级的输出端子输出的输出信号；电源端子，其被供给电源电位；第1晶体管，其设置于前述第1控制端子与前述输出端子之间；第2晶体管，其设置于前述输出端子与前述电源端子之间，且栅与前述第2控制端子连接；第1电容器，其设置于前述输出端子与前述第1晶体管的栅之间；以及控制部，其将从前述输入端子供给的前级的输出信号或前述开始信号供给至前述第1晶体管的栅而将第1控制端子连接于前述输出端子，并且使供给至前述第3 控制端子的下级的输出信号与前述下级的输出信号的供给定时相比延迟地供给至前述第1 晶体管的栅而将前述第1控制端子和前述电源端子连接于前述输出端子。根据本专利技术，通过第1晶体管与下级的单位电路的输出信号的供给定时相比延迟地从导通变为截止，第1晶体管在时钟信号降为低电平的时刻也保持导通状态，输出端子与第1控制端子维持导通状态。因而，高电平的输出信号，能够与时钟信号的下降一起立即降为低电平。由此，由于即使在第2晶体管劣化了的情况下，也可进行正常的输出电平的切换，而不会产生输出信号与下级的输出信号双方变为高电平的期间，所以能够防止误工作发生。在此，所谓“下级的输出信号的供给定时”，意味着下级的输出信号从无效转变为有效的定时。另外，在上述的专利技术中，第1晶体管例如相当于实施方式的上拉晶体管PUTr，第2 晶体管例如相当于实施方式的下拉晶体管PDTr。前述控制部能够构成为具备第3晶体管，若前述下级的输出信号被供给于其栅， 则其使前述第1晶体管的栅与前述电源端子成为连接状态；以及时间常数电路，其设置于前述第1晶体管的栅与前述第3晶体管之间。更具体地，前述时间常数电路能够由下述部件构成第2电容器，其一个电极与前述第1晶体管的栅连接，另一个电极被供给固定电位； 以及电阻，其设置于前述第3晶体管与前述第1晶体管的栅之间。通过时间常数电路，若在电荷充电于第1电容器的状态下第3晶体管变为导通，则第1晶体管的栅电位缓慢地降落。因此，第1晶体管，能够在时钟信号降为低电平的时刻也保持导通状态。另外，在上述的专利技术中，第3晶体管例如相当于实施方式的晶体管Tr3。或者，前述控制部也可以构成为具备第3晶体管，若前述下级的输出信号被供给于其栅，则其使前述第1晶体管的栅与前述电源端子成为连接状态；以及延迟电路，其设置于前述第3晶体管的栅与前述第3控制端子之间。更具体地，前述延迟电路能够由多级连接而成的偶数个反相器构成。延迟电路，使供给于第3控制端子的下级的输出信号延迟预定时间而供给至前述第3晶体管的栅。由此，充电到了第1电容器的电荷的放电开始时刻延迟。因此，第1晶体管能够在时钟信号降为低电平的时刻也保持导通状态。另外，前述第1电容器，也可以由前述第1晶体管的寄生电容或包含前述寄生电容而构成。接着，本专利技术所涉及的扫描线驱动电路，使用于电光装置，该电光装置具备多条扫描线、多条数据线和对应于前述扫描线与前述数据线的交叉处而设置的电光元件，该扫描线驱动电路具备上述的移位寄存器，基于使用前述移位寄存器传送前述输入信号而生成的前述多个输出信号，生成排他地依次选择前述多条扫描线的多个扫描信号。根据本专利技术， 能够提供防止误工作而可靠性高的扫描线驱动电路。接着，本专利技术所涉及的数据线驱动电路，使用于电光装置，该电光装置具备多条扫描线、本文档来自技高网...
【技术保护点】
１．一种移位寄存器，其特征在于，串联连接有分别具备输入端子和输出端子的多个单位电路，且同步于时钟信号和与该时钟信号反相的反相时钟信号而依次传送供给至初级的输入端子的开始信号，前述多个单位电路分别具备：第１控制端子，其被供给前述时钟信号；第２控制端子，其被供给前述反相时钟信号；第３控制端子，其被供给从下级的输出端子输出的输出信号；电源端子，其被供给电源电位；第１晶体管，其设置于前述第１控制端子与前述输出端子之间；第２晶体管，其设置于前述输出端子与前述电源端子之间，且栅与前述第２控制端子连接；第１电容器，其设置于前述输出端子与前述第１晶体管的栅之间；以及控制部，其将从前述输入端子供给的前级的输出信号或前述开始信号供给至前述第１晶体管的栅而将第１控制端子连接于前述输出端子，并且使供给至前述第３控制端子的下级的输出信号与前述下级的输出信号的供给定时相比延迟地供给至前述第１晶体管的栅而将前述第１控制端子和前述电源端子连接于前述输出端子。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：吉井贵志，平林幸哉，清水公司，
申请(专利权)人：爱普生映像元器件有限公司，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。