FFS型TFT-LCD阵列基板结构及其制造方法技术

本发明专利技术涉及一种FFS型TFT-LCD阵列基板结构及其制造方法，阵列基板 结构包括基板，形成在基板上的公共电极、栅线和栅电极，形成在基板上的 栅绝缘层，形成在栅绝缘层上并位于栅电极之上的有源层，形成在基板上的 数据线、源电极和漏电极，钝化层形成在基板上，在像素区域形成有条状并 依次排列的钝化层沟槽，在漏电极位置形成有钝化层过孔，像素电极形成在 钝化层上并位于钝化层沟槽内，通过钝化层过孔与漏电极连接。本发明专利技术最大 限度地消除了像素区域内的像素电极的台阶端差，平整的像素电极表面使后 续取向膜摩擦取向处理能获得均匀的取向角度，一方面提高了画面品质，另 一方面大大提高了像素电极设计的自由度。

【技术实现步骤摘要】

本专利技术涉及一种薄膜晶体管液晶显示器及其制造方法，尤其是一种FFS 型TFT-LCD阵列基板结构及其制造方法。
技术介绍
近年来，随着数字化电视的普及，传统CRT显示器逐渐被新一代显示装 置替代，新一代显示装置包括PDP、 OLED、 LCD等，其中薄膜晶体管液晶显示 器(Thin Film Transistor Liquid Crystal Display,筒称TFT-LCD)具有 体积小、功耗低、无辐射、显示分辨率高等特点，已开始大量普及并成为主 流产品。边缘场开关技术(Fringe Field Switching,简称FFS)是最近几年 出现的可以改善LCD画质的技术之一 ，能同时实现高穿透性与大视角等要求。 所谓的FFS技术是通过边缘电场使面内几乎均质排列的液晶分子的电极表层 内部旋转，进而产生高穿透性效应。图19为现有技术FFS型TFT-LCD阵列基板结构的平面图，图20为图19 中G-G向剖面图。如图19、图20所示，现有技术FFS型TFT-LCD阵列基板 结构包括基板20,形成在基板20上的公共电极11、栅线1和栅电极2，形 成在基板20上的栅绝缘层3，形成在栅电极2之上的有源层4，形成在栅绝 缘层3上的数据线5和形成在有源层4上的源电极6和漏电极7,形成在整 个基板20上的钝化层8，且在漏电极7位置形成钝化层过孔9，最后形成条 状依次排列的像素电极10，且像素电极10通过钝化层过孔9与漏电极7连 接。现有技术FFS型TFT-LCD阵列基板结构的制造方法包括首先在基板上 沉积公共电极层，通过构图工艺形成公共电极图形；沉积4册金属层，通过构 图工艺形成栅线和栅电极图形；依次沉积栅绝缘层和有源层(包括半导体层与掺杂半导体层)，通过构图工艺形成有源层硅岛图形；沉积源漏金属薄膜， 通过构图工艺形成数据线、源电极和漏电极图形；沉积钝化层，通过构图工 艺在漏电极位置形成钝化层过孔；最后沉积像素电极薄膜，通过构图工艺形 成像素电极，使像素电极通过钝化层过孔与漏电极连接。如图20所示，现有技术FFS型TFT-LCD阵列基板结构制造后，像素区域 内的像素电极具有一定的台阶端差，使得像素区域内的表面凹凸不平。在阵 列基板后续涂布取向膜进行摩擦取向处理时，像素电极表面的凹凸不平一方 面使取向膜取向角度不均匀，造成液晶取向均匀度差，另一方面容易造成摩 擦工艺中摩擦布损坏，进一步造成液晶取向混乱。对于LCD来说，尤其是广 视角技术的FFS-LCD，液晶分子取向状态十分重要，不均匀的液晶取向在画 面品质上表现为不确定水波紋(Mura)现象，造成对比度低下，严重影响了 画面品质。同时，像素区域内台阶端差造成的水波紋缺陷也严重制约了像素 电极厚度和形状的设计。
技术实现思路
本专利技术的目的是提供一种FFS型TFT-LCD阵列基板结构及其制造方法， 有效解决现有技术阵列基板结构由于像素电极凹凸不平造成液晶取向混乱 等技术缺陷。为实现上述目的，本专利技术提供了一种FFS型TFT-LCD阵列基板结构，包括絲；公共电极、栅线和栅电极，分别形成在所述基板上； 栅绝缘层，形成在所述基板上并覆盖所述公共电极、栅线和栅电极； 有源层，形成在所述栅绝缘层上并位于所述栅电极之上； 数据线、源电极和漏电极，形成在所述基板上；钝化层，形成在所述基板上，在像素区域形成有条状并依次排列的钝化层沟槽，在所述漏电极位置形成有钝化层过孔；像素电极，形成在所述钝化层上并位于所述钝化层沟槽内，通过所述钝 化层过孔与所述漏电极连接。所述钝化层沟槽的深度为100A~ 6000A。所述像素电极的厚度为100A 4000A。为实现上述目的，本专利技术还提供了一种FFS型TFT-LCD阵列基板结构的 制造方法，包括步骤l、在基板上沉积透明导电薄膜，通过构图工艺形成公共电极图形； 步骤2、在完成步骤1的基板上沉积栅金属薄膜，通过构图工艺形成栅 线和4册电极图形；步骤3、在完成步骤2的基板上连续沉积栅绝缘层、半导体层和掺杂半 导体层，通过构图工艺，在所述栅电极上形成有源层硅岛图形；步骤4、在完成步骤3的基板上沉积源漏金属薄膜，通过构图工艺形成 数据线、源电极和漏电极图形，同时刻蚀掉暴露的掺杂半导体层，形成TFT 沟道；步骤5、在完成步骤4的基板上沉积钝化层，通过灰色调或半色调掩模 工艺在像素区域内形成条状并依次排列的钝化层沟槽，在漏电极位置形成钝 化层过孔；步骤6、在完成步骤5的基板上沉积透明导电薄膜，通过构图工艺形成 像素电极，使像素电极位于所述钝化层沟槽中，并通过所述钝化层过孔与 所述漏电极连接。本专利技术提出了一种FFS型TFT-LCD阵列基板结构及其制造方法，通过在 钝化层上形成条状并依次排列的钝化层沟槽，且使像素电极位于所述钝化层 沟槽中，最大限度地消除了像素区域内像素电极的台阶端差，平整的像素电 极表面使后续取向膜摩擦取向处理能获得均匀的取向角度，提高了液晶取向 的均匀性， 一方面提高了画面品质，另一方面大大提高了像素电极设计的自由度。下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。 附图说明图1为本专利技术FFS型TFT-LCD阵列基板结构的示意图2为图1中A-A向剖面图3为本专利技术形成公共电极的示意图4为图3中B-B向剖面图5为本专利技术形成栅线和栅电极的示意图6为图5中C-C向剖面图7为本专利技术形成有源层硅岛的示意图8为图7中D-D向剖面图9为本专利技术形成数据线、源电极和漏电极的示意图； 图IO为图9中E-E向剖面图； 图11为本专利技术形成钝化层的示意图； 图12为图11中F-F向剖面图； 图13~图16为本专利技术形成钝化层沟槽的示意图； 图17为本专利技术FFS型TFT-LCD阵列基板结构的制造方法流程图； 图18为本专利技术形成钝化层沟槽的流程图； 图19为现有技术FFS型TFT-LCD阵列基板结构的平面图； 图20为图19中G-G向剖面图。 附图标记i兌明l一栅线； 2—栅电极； 3—栅绝缘层；4一有源层； 5—数据线； 6 —源电极；7 —漏电极； 8—钝化层； 9一钝化层过孔；IO—像素电极； 11—公共电极； 12—钝化层沟槽；13—光刻胶； 14—部分曝光区域； 20—基板。具体实施例方式图1为本专利技术FFS型TFT-LCD阵列基板结构的示意图，图2为图1中A-A 向剖面图。如图1、图2所示，本专利技术阵列基板结构包括基板20，栅线1、 栅电极2和公共电极11形成在基板上，栅线1和公共电极11隔离设置，栅 绝缘层3形成在基板上并覆盖栅线1、栅电极2和公共电极11,有源层4形 成在栅绝缘层3上，并位于栅电极2之上，数据线5形成在栅绝缘层3上， 与栅线1绝缘交叉垂直，源电极6和漏电极7形成在有源层4上，并形成TFT 沟道，钝化层8形成在整个基板上，在像素区域形成有条状并依次排列的钝 化层沟槽12，在漏电极7位置形成有钝化层过孔9，像素电极10形成在钝化 层8上，位于钝化层沟槽12内，并通过钝化层过孔9与漏电极7连接。图3 ~图12为本专利技术FFS型TFT-LCD阵列基板结构制造过程的示意图， 下面通过阵列基板结构的制造过程说明本专利技术上述技术方案，在以下说明中， 本专利技术所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀等工艺。图3为本专利技术形成公共电极的示意图，图4为图3中B本文档来自技高网...

【技术保护点】
一种ＦＦＳ型ＴＦＴ－ＬＣＤ阵列基板结构，其特征在于，包括：　基板；　公共电极、栅线和栅电极，分别形成在所述基板上；　栅绝缘层，形成在所述基板上并覆盖所述公共电极、栅线和栅电极；　有源层，形成在所述栅绝缘层上并位于所述栅电极之上；　数据线、源电极和漏电极，形成在所述基板上；　钝化层，形成在所述基板上，在像素区域形成有条状并依次排列的钝化层沟槽，在所述漏电极位置形成有钝化层过孔；　像素电极，形成在所述钝化层上并位于所述钝化层沟槽内，通过所述钝化层过孔与所述漏电极连接。

【技术特征摘要】
1.一种FFS型TFT-LCD阵列基板结构，其特征在于，包括基板；公共电极、栅线和栅电极，分别形成在所述基板上；栅绝缘层，形成在所述基板上并覆盖所述公共电极、栅线和栅电极；有源层，形成在所述栅绝缘层上并位于所述栅电极之上；数据线、源电极和漏电极，形成在所述基板上；钝化层，形成在所述基板上，在像素区域形成有条状并依次排列的钝化层沟槽，在所述漏电极位置形成有钝化层过孔；像素电极，形成在所述钝化层上并位于所述钝化层沟槽内，通过所述钝化层过孔与所述漏电极连接。2. 根据权利要求1所述的FFS型TFT-LCD阵列基板结构，其特征在于， 所述钝化层沟槽的深度为100A 6000A。3. 根据权利要求1所述的FFS型TFT-LCD阵列基板结构，其特征在于， 所述像素电极的厚度为100A 4000A。4. 一种FFS型TFT-LCD阵列基板结构的制造方法，其特征在于，包括 步骤l、在基板上沉积透明导电薄膜，通过构图工艺形成公共电极图形； 步骤2、在完成步骤1的基板上沉积栅金属薄膜，通过构图工艺形成栅线和4册电才及图形；步骤3、在完成步骤2的基板上连续沉积栅绝缘层、半导体层和掺杂半 导体层，通过构图工艺，在所述栅电极上形成有源层硅岛图形；步骤4、在完成步骤3的基板上沉积源漏金属薄膜，通过构图工艺形成 数据线、源电极和漏电极图形，同时刻蚀掉暴露的掺杂半导体层，形成TFT 沟道；步骤5、在完成步骤4的基板上沉积钝化层，通过灰色调或半色调掩模 ...

【专利技术属性】
技术研发人员：陈旭，闵泰烨，林承武，谢振宇，
申请(专利权)人：陈旭，闵泰烨，林承武，谢振宇，
类型：发明
国别省市：11