存储器的电压调整器制造技术

本发明专利技术公开一种存储器的电压调整器包含第一晶体管、第二晶体管、第三晶体管、反馈单元、比较单元、第一控制单元以及第二控制单元。第一晶体管由反馈单元以及比较单元所控制，用来稳定输出节点的电压。当第一控制单元开启第二晶体管时，输出节点的电压上升，当第一控制单元关闭第二晶体管时，将触发第二控制单元开启第三晶体管，以将第一晶体管完全开启。因此，当第三晶体管关闭时，第一晶体管可再次受到反馈单元以及比较单元所控制以稳定输出节点的电压。

【技术实现步骤摘要】

本专利技术涉及一种存储器的电压调整器，尤指一种可稳定输出电压的存储器的电压调整器。
技术介绍
当半导体科技在持续地缩小尺寸以达到更大存储容量的同时，为使存储器具有更高的可靠度以及低功率消耗，芯片上的电压调整器就必须要具备对内部电路提供更低供应电压的功能才能实现。对动态随机存取存储器(DRAM)的位元线感测来说，存储单元阵列的复原以及预充操作皆会突然以及严重地消耗电流；因此，在芯片上设计一电压调整器，可对存储单元阵列提供具有充足以及适当供应电流的稳定电压位准。请参考图1，图1为现有技术的存储器的电压调整器的示意图。电压调整器100包含第一晶体管111、第二晶体管112、电感151、数字提升控制电路以及模拟提升控制电路。 数字提升控制电路包含第一控制单元141，模拟提升控制电路包含第三晶体管113、反馈单元120、比较单元130以及第二控制单元142。电感151的第一端电性连接于电压源VDD， 电感151的第二端电性连接于输入节点W。第一晶体管111为PMOS晶体管，第一晶体管 111的第一端电性连接于输入节点附，第一晶体管111的第二端电性连接于输出节点N2，第一晶体管111的控制端电性连接于比较单元130。第二晶体管112为PMOS晶体管，第二晶体管112的第一端电性连接于输入节点Ni，第二晶体管112的第二端电性连接于输出节点 N2，第二晶体管112的控制端电性连接于第一控制单元141。第三晶体管113为NMOS晶体管，第三晶体管113的第一端电性连接于第一晶体管111的控制端，第三晶体管113的第二端电性连接于地端，第三晶体管113的控制端电性连接于第二控制单元142。反馈单元120 包含电阻121、122，输出节点N2的电压VCCSA可通过电阻121、122产生反馈信号VFB。比较单元130包含运算放大器131，比较单元130比较反馈信号VFB与参考电压REF以产生控制信号PDRV_ACT用来控制第一晶体管111，使输出节点N2的电压VCCSA达到稳定。电压调整器100的输出节点N2电性连接于存储器的感测放大器160，用来提供稳定的电压VCCSA。 电感152电性连接于感测放大器160。第一控制单元141根据输入信号IN产生第一控制信号A以控制第二晶体管112，第二控制单元142根据输入信号IN产生第二控制信号B以控制第三晶体管113。请参考图2，图2为图1的操作波形的示意图。第一控制单元141根据输入信号IN 产生第一控制信号A，当输入信号IN由低电位L上升至高电位H时，第一控制信号A由高电位H下降至低电位L将第二晶体管112开启，此时电流通过第二晶体管112由输入节点m 流至输出节点N2，所以输入节点附的电压VDDSA下降，而输出节点N2的电压VCCSA上升。 第二控制单元142根据输入信号IN产生第二控制信号B，第二控制信号B在第一控制信号 A为低电位L时将第三晶体管113开启，使得第一晶体管111的控制端电性连接于地端，所以控制信号PDRV_ACT会被拉至低电位L，此时第一晶体管111被完全开启。当第三晶体管 113关闭时，控制信号PDRV_ACT由比较单元130所决定，然而，控制信号PDRV_ACT会根据节点N2的电压VCCSA而改变。因此，节点m的电压VDDSA可能会在控制信号A改变时产生振荡造成电流不连续，而输出节点N2的电压VCCSA也会越来越大或产生很大的压降。此外，当第二晶体管112的大小或控制信号A、B的信号宽度设计不当时，也会造成电流不连续。由上述可知，现有技术的电压调整器主要是同时启动模拟提升控制电路以及数字提升控制电路，往往在高压时有数字提升控制电路的驱动脉冲宽度过大，造成反馈失效而产生振荡。
技术实现思路
因此，本专利技术的一目的在于提供一种存储器的电压调整器。本专利技术提供一种存储器的电压调整器，包含一第一晶体管、一反馈单元、一比较单元、一第二晶体管、一第一控制单元、一第三晶体管以及一第二控制单元。该第一晶体管具有一第一端电性连接于一输入节点，一第二端电性连接于一输出节点，以及一控制端。该反馈单元电性连接于该输出节点。该比较单元具有一第一输入端电性连接于该反馈单元，一第二输入端用来接收一参考电压，以及一输出端电性连接于该第一晶体管的控制端。该第二晶体管具有一第一端电性连接于该输入节点，一第二端电性连接于该输出节点，以及一控制端。该第一控制单元电性连接于该第二晶体管的控制端，用来根据一输入信号产生一第一控制信号以控制该第二晶体管。该第三晶体管具有一第一端电性连接于该第一晶体管的控制端，一第二端电性连接于一地端，以及一控制端。该第二控制单元电性连接于该第三晶体管的控制端，用来根据该第一控制信号产生一第二控制信号以控制该第三晶体管。本专利技术另提供一种存储器的电压调整器，包含一第一晶体管、一第二晶体管、一数字提升控制电路以及一模拟提升控制电路。该第一晶体管具有一第一端电性连接于一输入节点，一第二端电性连接于一输出节点，以及一控制端，该输入节点电性连接于一电压源。 该第二晶体管具有一第一端电性连接于该输入节点，一第二端电性连接于该输出节点，以及一控制端。该数字提升控制电路电性连接于该第二晶体管的控制端，该数字提升控制电路根据一第一输入信号控制该第二晶体管。该模拟提升控制电路电性连接于该第一晶体管的控制端与该输出节点，该模拟提升控制电路根据一第二输入信号与该输出节点之电压控制该第一晶体管。其中，当该数字提升控制电路根据该第一输入信号使该第二晶体管开启一预定时间后，该模拟提升控制电路接受该第二输入信号并根据该第二输入信号与该输出节点的电压控制该第一晶体管，之后该数字提升控制电路再使该第二晶体管关闭，使得该第一晶体管控制端的电压于该第二输入信号触发后趋向一第一电压电位并于该第二晶体管关闭后趋向一第二电压电位。附图说明图1为现有技术的存储器的电压调整器的示意图；图2为图1的操作波形的示意图；图3为本专利技术的存储器的电压调整器的第一实施例的示意图；图4为图3的操作波形的示意图；图5为本专利技术的存储器的电压调整器的第二实施例的示意图；图6为图5的操作波形的示意图。其中，附图标记100、300、500111、311、511112、312、512113、313、513514120、320、520121、122、321、322、521、522130、330、530131、331、531141、341、541142、341、541543151、152、351、352、551、552160、360、560电压调整器第一晶体管第二晶体管第三晶体管第四晶体管反馈单元电阻比较单元运算放大器第一控制单元第二控制单元第三控制单元电感感测放大器具体实施例方式本专利技术的电压调整器通过先启动数字提升控制电路再启动模拟提升控制电路，使电流连续以避开之前所遇到的问题。请参考图3，图3为本专利技术的存储器的电压调整器的第一实施例的示意图。电压调整器300包含第一晶体管311、第二晶体管312、电感351、数字提升控制电路以及模拟提升控制电路。数字提升控制电路包含第一控制单元341，模拟数字提升控制电路包含第三晶体管313、反馈单元320、比较单元330以及第二控制单元；342。电感351的第一端电性连接于电压源VDD，电感351本文档来自技高网...

【技术保护点】
１．一种存储器的电压调整器，其特征在于，包含：一第一晶体管，具有一第一端电性连接于一输入节点，一第二端电性连接于一输出节点，以及一控制端；一反馈单元，电性连接于该输出节点；一比较单元，具有一第一输入端电性连接于该反馈单元，一第二输入端用来接收一参考电压，以及一输出端电性连接于该第一晶体管的控制端；一第二晶体管，具有一第一端电性连接于该输入节点，一第二端电性连接于该输出节点，以及一控制端；一第一控制单元，电性连接于该第二晶体管的控制端，用来根据一输入信号产生一第一控制信号以控制该第二晶体管；一第三晶体管，具有一第一端电性连接于该第一晶体管的控制端，一第二端电性连接于一地端，以及一控制端；以及一第二控制单元，电性连接于该第三晶体管的控制端，用来根据该第一控制信号产生一第二控制信号以控制该第三晶体管。

【技术特征摘要】

【专利技术属性】
技术研发人员：夏浚清，张延安，袁德铭，
申请(专利权)人：钰创科技股份有限公司，
类型：发明
国别省市：71